发明名称 一种数模一体电视终端中的解码电路
摘要 本发明公开一种数模一体电视终端中的解码电路,包括:模拟视频信号解码电路,将模拟电视信号经中频解调后和输入的各路模拟信号切换、A/D转换处理、亮度和色度分离的解码处理、De-interlace处理、Scaler处理以及信号格式转化处理为LVDS信号;数字视频信号解码电路,将输入的数字视频信号作解码、Scaler处理以及信号格式转化处理为LVDS信号;音频信号解码电路,与所述数字视频信号解码电路连接,对模拟音频信号和数字音频信号进行解码处理,使处理后的音频信号与所述数字视频信号解码电路或与所述模拟视频信号解码电路的输出视频信号同步输出。本发明的解码电路能提供高质量的数字电视信号,且具有设计简单、成本低的优点。
申请公布号 CN101212583B 申请公布日期 2011.01.05
申请号 CN200610063614.X 申请日期 2006.12.31
申请人 康佳集团股份有限公司 发明人 柏祥
分类号 H04N5/44(2006.01)I;H04N5/60(2006.01)I;H04N5/765(2006.01)I;H04N9/77(2006.01)I 主分类号 H04N5/44(2006.01)I
代理机构 深圳市康弘知识产权代理有限公司 44247 代理人 胡朝阳;奚汉民
主权项 一种数模一体电视终端中的解码电路,将数字和模拟两种信号作解码,其特征在于,包括:模拟视频信号解码电路,将输入模拟信号做A/D转换处理、亮度和色度分离的解码处理、去隔行(De‑interlace)处理、缩放(Scaler)处理以及信号格式转化处理为低压差分(LVDS)信号;数字视频信号解码电路,包括:将输入电视终端的数字电视信号作传输格式转换的传输格式转换电路,以及与该传输格式转换电路连接,用于将该传输格式转换电路的输出信号作解码处理的数字视频信号解码模块、缩放(Scaler)处理模块、以及将信号格式转化处理为低压差分(LVDS)信号的LVDS转换模块;音频信号解码电路,与数字视频信号解码电路连接,将对模拟音频信号以及数字音频信号进行解码处理,使处理后的音频信号与所述数字视频信号解码电路或与所述模拟视频信号解码电路的输出视频信号同步输出;还包括:模拟中频解调模块,分别与所述模拟视频信号解码电路以及所述音频信号解码电路电连接,用于将输入的模拟电视信号进行解调处理,输出模拟视频信号至所述模拟视频信号解码电路进行A/D转换处理,输出模拟音频信号至所述音频信号解码电路;所述模拟视频信号解码电路、所述数字视频信号解码模块以及所述音频信号解码电路集成设置于一集成电路芯片。
地址 518000 广东省深圳市南山区深南大道9008号