开关电源晶片的外部时钟同步装置

主权项

一种开关电源晶片的外部时钟同步装置，包含有一逻辑准位转换电路模组、一下降缘延时产生电路模组、一单稳触发时钟检测电路模组、一内部控制信号产生电路模组及一时钟选择电路模组，其中：该逻辑准位转换电路模组的一输入端接收高逻辑准位、低逻辑准位或时钟信号，并整形产生逻辑准位或一外部时钟信号；该下降缘延时产生电路模组接收逻辑准位转换电路输出的逻辑准位或外部时钟信号，其产生的信号分别输入到单稳触发时钟检测电路和内部控制信号产生电路；该单稳触发时钟检测电路接收逻辑准位转换电路输出的逻辑准位或外部时钟信号，并输出一时钟检测信号及一时钟控制信号，其中，若由逻辑准位转换电路所接收的信号为高逻辑准位或者低逻辑准位，该时钟检测信号为低逻辑准位且时钟控制信号亦为低逻辑准位；若由逻辑准位转换电路接收时钟信号，该时钟检测信号为高逻辑准位，且对输入的时钟信号进行计数，如果外部时钟个数大于一时钟计数个数，则时钟控制信号为高逻辑准位；该内部控制信号产生电路模组连接该下降缘延时产生电路模组及该单稳触发时钟检测电路，接收下降缘延时产生电路产生的一延时信号和来自于单稳触发时钟检测电路的时钟检测信号进行综合，输出一内部控制信号；该时钟选择电路模组通过单稳触发时钟检测电路模组产生的时钟控制信号来选择一内部时钟信号或外部时钟信号而作为一晶片时钟信号。如申请专利范围第1项所述开关电源晶片的外部时钟同步装置，该单稳触发时钟检测电路包括：一单稳触发电路，系分别连接逻辑准位转换电路和下降缘延时产生电路，产生该时钟检测信号；一时钟控制计数电路，系连接单稳触发电路的输出及计数来自逻辑准位转换电路的时钟个数，输出该时钟控制信号，该时钟控制信号系输出至时钟选择电路；其中如果逻辑准位转换电路输出信号为高逻辑准位或低逻辑准位，则单稳触发电路输出的时钟检测信号为低逻辑准位，此时时钟控制计数电路不工作，时钟控制信号为低逻辑准位；如果逻辑准位转换电路输出信号为外部时钟信号，则单稳触发电路输出的时钟检测信号为高逻辑准位，此时时钟控制计数电路对输入的外部时钟信号进行计数，如果外部时钟个数大于该设定的时钟计数个数，时钟控制信号为高逻辑准位。如申请专利范围第2项所述开关电源晶片的外部时钟同步装置，当逻辑准位转换电路的输出信号为高逻辑准位或者外部时钟信号时，内部控制信号产生电路输出的内部控制信号为高逻辑准位，令前述各电路模组和一内部振荡器处于工作状态；当逻辑准位转换电路的输出信号为低逻辑准位时，则内部控制信号产生电路输出的内部控制信号为低逻辑准位，令前述各电路模组和一内部振荡器不工作。