| 主权项 |
一种数位类比(Digital To Analog，D/A)转换器，用以回应一灰阶值(Gray Level)之复数个数值，以产生对应之复数个电压，该数位类比转换器包括：一解码装置，包括：一第一解码单元，回应该灰阶值之一第一组数值，以对应之一第一组电压来做为一第一电压及一第二电压；及一第二解码单元，用以回应该灰阶值之至少一第二组数值中一最大数值以一第一边界电压做为该第一与该第二电压、回应该至少一第二组数值中之一最小数值以一第二边界电压做为该第一与该第二电压并回应该至少一第二组数值中至少一区间数值以该第一及该第二边界电压分别做为该第一及该第二电压；以及一运算放大器(Operational Amplifier)，根据该第一及该第二电压来产生一画素电压，该画素电压之位准系介于该第一及该第二电压之间。如申请专利范围第1项所述之数位类比转换器，其该第一组数值包括该些数值中m个数值最小之数值，该m个数值最小之数值分别对应至该第一组电压中m个位准最低之电压，m为大于1之自然数。如申请专利范围第2项所述之数位类比转换器，其中该灰阶值具有k个位元(Bit)，k为自然数，而该第一解码单元包括：一第一逻辑单元，用以于该灰阶值之i个最重要位元(Most Significant Bit)均为逻辑0时，提供该m个位准最低之电压来做为该第一及该第二电压，i为小于k且相关于m之自然数。如申请专利范围第1项所述之数位类比转换器，其该第一组数值包括该些数值中m个数值最大之数值，该m个数值最大之数值分别对应至该第一组电压之m个位准最高之电压，m为大于1之自然数。如申请专利范围第4项所述之数位类比转换器，其中该第一解码单元包括：一第二逻辑单元，用以于该灰阶值之i个最重要位元均为1时，提供该m个位准最高之电压，做为该第一及该第二电压。如申请专利范围第1项所述之数位类比转换器，其中该第一组数值包括该该些数值中m个数值最大及m个数值最小之数值，该m个数值最大之数值分别对应至该第一组电压之m个位准最高之电压，该m个数值最小之数值分别对应至该第一组电压之m个位准最低之电压。如申请专利范围第6项所述之数位类比转换器，其中该第一解码单元包括：一第一逻辑单元，用以于该灰阶值之i个最重要位元均为逻辑0时，提供该m个位准最低之电压来做为该第一及该第二电压，i为小于k且相关于m之自然数；及一第二逻辑单元，用以于该灰阶值之i个最重要位元均为1时，提供该m个位准最高之电压，做为该第一及该第二电压。如申请专利范围第1项所述数位类比转换器，其中该第二解码单元包括：一第三逻辑单元，用以于一第一位元及一第二位元均为逻辑1时，或一第三位元为逻辑1时输出实质上为逻辑1之一控制讯号，该第一、该第二及该第三位元系依序为该灰阶值之第一、第二及第三最不重要位元(Least Significant Bit)。如申请专利范围第8项所述之数位类比转换器，其中该第二解码单元包括：一第四逻辑单元，用以回应于该灰阶值之j个最重要位元及该控制讯号来提供该第一及该第二边界电压其中之一做为一第一中间电压，j为小于k-1之自然数；及一第五逻辑单元，用以回应于该灰阶值之j+1个最重要位元来提供该第一及该第二边界电压其中之另一做为一第二中间电压。如申请专利范围第9项所述之数位类比转换器，其中该第二解码单元更包括：一第六逻辑单元，于该第二位元为逻辑0时，或该第三、该第二及该第一位元分别为逻辑0、逻辑1及逻辑1时，提供该第一中间电压做为该第一电压；于该第一位元为逻辑0且该第二位元为逻辑1时，提供该第二中间电压做为该第一电压；于该第三至该第一位元为逻辑1时，提供一第三中间电压做为该第一电压；及一第七逻辑单元，于该第一及该第二位元为逻辑0时提供该第一中间电压做为该第一电压，并于该第一位元为逻辑1时，或该第二位元为逻辑1时提供该第二中间电压做为该第二电压。如申请专利范围第1项所述之数位类比转换器，其中该运算放大器具有两个正端输入端，以分别接收该第一及该第二电压，该运算放大器系根据该第一及该第二电压执行内插法(Interpolation)以得到该画素电压。一种数位类比(Digital to Analog，D/A)转换方法，应用于源极驱动器(Source Driver)中，用以回应于一灰阶值之复数个数值来产生对应之复数个电压，该类比数位转换方法包括：回应该灰阶值之一第一组数值，以对应之一第一组电压来做为一第一电压及一第二电压；回应该灰阶值之至少一第二组数值之一最大数值，以一第一边界电压做为该第一及该第二电压；回应该至少一第二组数值之一最小数值，以一第二边界电压做为该第一及该第二电压；回应该至少一第二组数值之一中间数值，分别以该第一及该第二边界电压做为该第一及该第二电压；以及根据该第一及该第二电压执行内插法(Interpolation)以得到一画素电压，该画素电压之位准系介于该第一及该第二电压之间。 |
