| 主权项 |
一种耦合一量子位元之方法，其至少包含以下步骤：将该量子位元设置于一传输线之附近，其大致系位于一预定频率下对应于一节点之位置上。如申请专利范围第1项所述耦合一量子位元之方法，其中上述预定频率包含该量子位元之一基本操作频率。如申请专利范围第1项所述耦合一量子位元之方法，更包含以下步骤：提供该传输线以用于下列之一：控制该量子位元、以及读取该量子位元之一状态。如申请专利范围第1项所述耦合一量子位元之方法，其中上述预定频率包含一频率F01，该频率F01系该量子位元之一最低能态与一第二低能态间之一频率差。如申请专利范围第1项所述耦合一量子位元之方法，其中上述节点系位于在该预定频率下距离该至少一传输线之一端1/4波长之一位置。如申请专利范围第1项所述耦合一量子位元之方法，其中上述节点系由下列两者之一所产生：于该至少一传输线形成一短路端、以及于该至少一传输线形成一断路端。如申请专利范围第1项所述耦合一量子位元之方法，其中上述至少一传输线包含一超导材质。如申请专利范围第1项所述耦合一量子位元之方法，其中上述至少一传输线包含至少下列之一者：一共平面之带线(stripline)、以及一微带线(microstripline)。如申请专利范围第1项所述耦合一量子位元之方法，其中上述量子位元包含一以电流偏压之量子位元，且该节点包含一电流节点。如申请专利范围第1项所述耦合一量子位元之方法，其中上述量子位元包含一以电压偏压之量子位元，且该节点包含一电压节点。如申请专利范围第1项所述耦合一量子位元之方法，其中上述传输线之一输入阻抗大致与一电路之一输出阻抗匹配，该电路系用于下列之一：控制该量子位元、以及读取该量子位元之一状态。如申请专利范围第1项所述耦合一量子位元之方法，更包含以下步骤：调整该量子位元之一大小对该传输线之一长度之一比例。一种量子电路，包含：具有一基本操作频率之一量子位元；以及与该量子位元之一操作相关之至少一传输线，其中，该量子位元系设置于该传输线之附近，其大致是位于具有该基本操作频率之控制参数的一节点。如申请专利范围第13项所述之电路，其中上述基本操作频率包含一频率F01，该频率F01系该量子位元之一最低能态与一第二低能态二者之频率差。如申请专利范围第13项所述之电路，其中上述节点系位于在该基本操作频率下距离该至少一传输线之一端1/4波长之一位置。如申请专利范围第13项所述之电路，其中上述节点系由下列两者之一所产生：于该至少一传输线形成一短路端、以及于该至少一传输线形成一断路端。如申请专利范围第13项所述之电路，其中上述至少一传输线包含一超导材质。如申请专利范围第13项所述之电路，其中上述至少一传输线包含至少下列之一：一共平面之带线、以及一微带线。如申请专利范围第13项所述之电路，其中上述量子位元包含一以电流偏压之量子位元，且该节点包含一电流节点。如申请专利范围第13项所述之电路，其中上述量子位元包含一以电压偏压之量子位元，且该节点包含一电压节点。如申请专利范围第13项所述之电路，其中上述传输线之一输入阻抗大致与一电路之一输出阻抗匹配，该电路系用于下列之一：控制该量子位元、以及读取该量子位元之一状态。如申请专利范围第13项所述之电路，更包含：一电流源与一电压源之一连接于该传输线，提供电流与电压之一以对该量子位元施以偏压。一种形成一量子位元电路之方法，其包含以下步骤：提供一传输线以用于下列之一：控制该量子位元、及读取该量子位元之一状态；以及将该量子位元设置于该至少一传输线之附近，其大致位于对应于具有一预定频率的一节点之一位置，该预定频率系相关于该量子位元一基本操作。一种将一量子位元与其环境隔绝之方法，包含以下步骤：将该量子位元设置于一传输线上最能降低该量子位元同调性散失之一位置上。如申请专利范围第24项所述将一量子位元与其环境隔绝之方法，其中上述位置包含一具有该量子位元之一特性频率之一节点。 |
