| 摘要 |
1. Устройство, содержащее: ! процессор, действующий для генерации кадра переключения каналов (CSF) из одного или нескольких блоков уровня сетевой абстракции (NAL) для разрешения точек произвольного доступа в кодированном битовом потоке. ! 2. Устройство по п.1, в котором процессор действует для генерации CSF с блоком NAL низкокачественного мгновенного обновления декодирования (IDR), имеющего ненулевое количество кадров и ненулевое значение счетчика последовательности изображения (РОС). ! 3. Устройство по п.2, в котором процессор действует для генерации CSF по меньшей мере с двумя дополнительными блоками NAL, причем эти по меньшей мере два дополнительных блока NAL содержат блок NAL набора параметров последовательности (SPS) и блок NAL набора параметров изображения (PPS). ! 4. Устройство по п.1, в котором процессор действует для генерации CSF с одним блоком NAL, причем этот один блок NAL содержит блок NAL мгновенного обновления декодирования (IDR). !5. Устройство по п.1, в котором CSF включает в себя блок NAL I-кадра. ! 6. Устройство по п.1, дополнительно содержащее передатчик для широковещательной передачи CSF в качестве кадра точки произвольного доступа. ! 7. Устройство по п.1, в котором CSF является действующим для того, чтобы вызвать переключение с одного канала на другой канал или содействовать устранению ошибок. ! 8. Интегральная схема, содержащая: ! процессор, использующийся для создания кадра переключения каналов (CSF) из одного или нескольких блоков уровня сетевой абстракции (NAL) для разрешения точек произвольного доступа в кодированном битовом потоке. ! 9. Интегральная схема по п.8, в которой процессор действует для генерации CSF с блоком NAL низкокачественн |
