用于抗软错误的电子设备的布局方法以及抗辐射的逻辑单元

摘要

本发明包括一种用于有效防止逻辑电路遭受软错误(非破坏性错误)的布局方法以及具有防止遭受软错误的布局的电路单元。尤其是，该方法防止电路中的多节点受单粒子影响的情况。这些粒子导致电路中的多个错误，并且尽管存在几种方法来处理单节点错误，但利用目前现有的保护方法很难处理多节点错误。该方法对于多节点脉冲的发生变高(由于高集成水平)的现代技术中的基于CMOS的逻辑电路(＜90nm)尤其有益。该方法使用防止电路遭受单粒子所生成的软错误的、独特的布局结构。

主权项

一种用于布局电子电路的方法，其中，所述电子电路包括接触区域，所述方法包括：a.对于所述电路中的各接触区域确定由于在各接触区域附近发生的单粒子所导致的、对于所述电路中的一个或多个网络的电压状态的影响；b.以如下方式对所述接触区域进行分类：识别单粒子对于所述电路中的网络的电压状态具有相反影响的接触区域，以及单粒子对于所述电路中的网络的电压状态具有非相反影响的接触区域；c.以如下方式设置这些接触区域：当单粒子对于电路网络的电压状态具有相反影响时，就所述电路和设计规则允许尽可能相互近地设置相反的第一和第二接触区域；d.设置对于所述电路中的网络的电压状态具有非相反影响的第一接触区域和第二接触区域，所述非相反影响由单粒子产生，其中，所述第一接触区域和所述第二接触区域是非邻接的，并且在所述第一接触区域和所述第二接触区域之间设置第三接触区域，其中，所述第三接触区域对于所述电路中的网络的电压状态具有与所述第一接触区域和所述第二接触区域的影响相反的影响，并且其中所述第三接触区域对于所述电路中的网络的电压状态的影响是由单粒子所产生的，以及e.以如下方式调节所设置的接触区域上的单粒子影响的强度：相对的影响强度相同但相反。