发明名称 印刷线路板
摘要 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此,即使各处理器核心(81A、81B)的电位瞬间降低,也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低,即使一个处理器核心的电压变动,该电压变动也不会影响其余的处理器核心,因此也不会产生误动作。
申请公布号 CN101917819A 申请公布日期 2010.12.15
申请号 CN201010244871.X 申请日期 2006.06.13
申请人 揖斐电株式会社 发明人 苅谷隆
分类号 H05K1/11(2006.01)I;H05K1/16(2006.01)I;H05K3/46(2006.01)I 主分类号 H05K1/11(2006.01)I
代理机构 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人 刘新宇
主权项 一种印刷线路板,包括安装部、电源线、接地线、和层状电容器,上述安装部用于安装多核处理器,该多核处理器在1个芯片上包括多个处理器核心;对上述多核处理器的各处理器核心分别独立形成上述电源线;对上述多核处理器的各处理器核心分别独立形成上述接地线;对上述多核处理器的各处理器核心分别独立形成高电介体层、上表面电极和下表面电极,上述层状电容器的夹入上述高电介体层的上述上表面电极及上述下表面电极中的一方电极连接于规定的处理器核心的电源线,上述上表面电极及上述下表面电极中的另一方电极连接于上述规定的处理器核心的接地线。
地址 日本岐阜县