通信硬解码电路及感烟探测系统

摘要

本发明公开了通信硬解码电路及感烟探测系统，通过硬件方式实现数据的传输和解码，避免了软件解码所耗费的IC资源。其技术方案为：通信硬解码电路包含了通信控制器和硬解码控制器，通信控制器完成数据通信，硬解码控制器完成通信解码，不仅实现数据传输，还实现传输数据的解码。对集成了通信硬解码电路的感烟探测系统，一旦通信硬解码电路解码成功，接收数据的IC(也可称为感烟探测器)就知道了通信的目的和用途，进而采取相应的措施，并回复主机执行结果等信息。IC在采集通信IO的过程中运行在掉电模式，大大降低系统功耗，同时IC的通信硬解码电路已经完成了数据传输和解码，有效降低了软件通信和解码所耗费的IC资源，简化软件控制流程。

主权项

一种通信硬解码电路，实现数据的传输和解码，该电路包括：比特识别模块，连接一通信口，识别总线通过该通信口输入的数据包并输出；通信控制器，连接该比特识别模块，接收系统时钟信号，在检测到起始信号后开始控制该比特识别模块采集该通信口上的数据包，以完成数据通信；存储模块，包括用户配置区和接收缓冲区，其中该用户配置区进一步包括：命令设定寄存器组，用于存储用户设定的命令数据；地址设定寄存器，用于存储用户设定的地址数据；该接收缓冲区进一步包括：累加和区，存储数据包中携带的累加和；数据缓冲区，存储采集自该通信口上的数据包；命令缓冲区，存储自该通信口输入的命令数据；地址缓冲区，存储自该通信口输入的地址数据；硬解码控制器，通过信号线连接该通信控制器，通过数据线连接该存储模块，完成通信解码，其进一步包括：命令比较器，比较接收自总线的命令与用户配置的位于该命令设定寄存器组的命令，如果相同则进行累加和校验方式，否则进行两次校验方式；累加和比较器，实现累加和校验方式，计算该接收缓冲区中的数据的累加和，将计算出的数据包的累加和与由该累加和区接收到的数据包中本身携带的累加和进行比较，如果相同则硬解码成功；地址比较器，实现两次校验方式中的第一次校验，比较第一次自总线接收到的且已存入该地址缓冲区中的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果相同则进入第二次校验，同时将第一次接收到的命令数据放入该命令缓冲区中，否则放弃本次通信；地址命令比较器，实现两次校验方式中的第二次校验，比较第二次自总线接收到的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果相同则再将第二次自总线接收到的命令数据和第一次接收到的且已放入该命令缓冲区中的命令数据进行比较，如果相同则硬解码成功；CPU唤醒模块，连接该硬解码控制器，在该通信硬解码电路进行数据传输和解码的过程中，CPU在掉电模式下运行以降低系统功耗，在该硬解码控制器硬解码成功后通过该CPU唤醒模块唤醒CPU，使其退出掉电模式。