发明名称 抑制浮体效应的SOI MOS器件结构的制作方法
摘要 本发明公开了一种抑制SOI浮体效应的MOS结构的制作方法。本发明方法制作的SOI MOS结构,其有源区包括:体区、N型源区、N型漏区、重掺杂P型区;其N型源区由硅化物和与之相连的N型Si区两部分组成;所述重掺杂P型区位于硅化物与绝缘埋层之间,并分别与硅化物、体区、绝缘埋层及浅沟槽隔离结构相接触。制作时先通过离子注入的方法形成重掺杂P型区,再在源区的部分表面形成一层金属,通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与下方的重掺杂P区形成欧姆接触,释放SOI MOS器件在体区积累的空穴,从而抑制SOI MOS器件的浮体效应,并具有不增加芯片面积,制造工艺简单与常规CMOS工艺相兼容等优点。
申请公布号 CN101916726A 申请公布日期 2010.12.15
申请号 CN201010220198.6 申请日期 2010.07.06
申请人 中国科学院上海微系统与信息技术研究所 发明人 陈静;罗杰馨;伍青青;肖德元;王曦
分类号 H01L21/336(2006.01)I;H01L21/3205(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 上海光华专利事务所 31219 代理人 李仪萍
主权项 一种抑制SOI浮体效应的MOS器件结构的制作方法,其特征在于,包括以下步骤:步骤一、在具有绝缘埋层的Si材料上制作浅沟槽隔离结构,隔离出有源区,并在有源区上制作栅区;步骤二、进行高剂量的源区轻掺杂和漏区轻掺杂,形成高浓度的轻掺杂N型源区和轻掺杂N型漏区,所述高剂量的源区轻掺杂和漏区轻掺杂的注入剂量达到1e15/cm2的量级,所述高浓度的轻掺杂N型源区和轻掺杂N型漏区的浓度达到1e19/cm3的量级;步骤三、在栅区周围制作侧墙隔离结构,所述侧墙隔离结构将轻掺杂N型源区和轻掺杂N型漏区的部分表面覆盖,然后通过离子注入的方法,从未被覆盖的轻掺杂N型源区和轻掺杂N型漏区表面向下注入离子,在轻掺杂N型源区下方形成重掺杂的P型区域;步骤四、进行一次源区和漏区离子注入,形成N型Si材料源区和N型漏区,在所述N型Si材料源区和N型漏区之间形成体区,在N型Si材料源区和绝缘埋层之间保留部分重掺杂的P型区域成为重掺杂P型区;步骤五、在N型Si材料源区的部分表面形成一层金属,然后通过热处理使该金属与其下的Si材料反应生成硅化物,并使该硅化物与所述重掺杂P型区接触,而剩余的未与该金属反应的Si材料成为N型Si区,生成的硅化物和N型Si区构成N型源区,最终完成MOS器件结构。
地址 200050 上海市长宁区长宁路865号