发明名称 一种具有线性缓冲层的SOI超结LDMOS制作方法
摘要 本发明公开了一种具有线性缓冲层的SOI超结LDMOS制作方法,该方法通过计算缓冲层杂质浓度,制作缓冲层掺杂版图,从而利用离子注入制作出杂质在横向上近似线性分布的缓冲层,然后在制作有缓冲层的SOI衬底上外延单晶硅至器件所需厚度,在缓冲层旁形成p阱体区,随后在p阱体区上制作栅区、源区、体接触区,并在缓冲层上制作漂移区和漏区,使所述漂移区位于所述p阱体区与漏区之间。该制作方法通过在超结下面引入一层杂质浓度在横向上近似线性分布的缓冲层,补偿纵向电场的剩余电荷,进而可消除衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷分布的影响,提高器件击穿电压。
申请公布号 CN101916730A 申请公布日期 2010.12.15
申请号 CN201010234294.6 申请日期 2010.07.22
申请人 中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司 发明人 程新红;何大伟;王中健;徐大伟;宋朝瑞;俞跃辉
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/36(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 上海光华专利事务所 31219 代理人 李仪萍
主权项 1.一种具有线性缓冲层的SOI超结LDMOS制作方法,其特征在于,包括以下步骤:(A)用公式:<img file="FSA00000201640400011.GIF" wi="447" he="207" />计算所需缓冲层杂质浓度;其中ρ<sub>BL</sub>为缓冲层杂质浓度,T<sub>BL</sub>为缓冲层厚度,V<sub>d</sub>为漏端偏置电压,L<sub>d</sub>为漂移区长度,ε<sub>s</sub>为硅的介电系数,ε<sub>ox</sub>为二氧化硅的介电系数,T<sub>s</sub>为SOI的厚度,T<sub>ox</sub>为SOI的埋氧层厚度,W<sub>p</sub>和W<sub>n</sub>分别为p、n型柱区的宽度,q为电子电荷量;(B)制作缓冲层掺杂版图,使该缓冲层掺杂版图上开设有平行排列的N个窗口,每个窗口的中心位置与版图一侧边缘的距离为L<sub>i</sub>=i*L<sub>d</sub>/N,其中i表示第i个窗口,窗口宽度为Wi=i*L<sub>d</sub>/N<sup>2</sup>;(C)采用SOI衬底,利用步骤(B)制作的缓冲层掺杂版图,根据步骤(A)计算的所需缓冲层杂质浓度,控制注入剂量对SOI衬底的顶层硅进行离子注入,得到杂质纵向线性分布的缓冲层;(D)在制作有所述缓冲层的SOI衬底上外延单晶硅至器件所需厚度;(E)利用多次离子注入方法在所述缓冲层旁形成p阱体区;(F)在所述p阱体区上靠近所述缓冲层的一端制作栅区;(G)在所述栅区的一侧利用离子注入方法在所述p阱体区上制作源区和体接触区;(H)在所述栅区的另一侧利用离子注入方法在所述缓冲层上制作漂移区和漏区,使所述漂移区位于所述p阱体区与漏区之间。
地址 200050 上海市长宁区长宁路865号