| 主权项 |
一种驱动器，包括：多个第一PMOS电晶体，其第一源/汲极端共同耦接至一第一工作电压，其第二源/汲极端共同耦接，并且其闸极端共同耦接；一第一电阻，其一端耦接至每一该些第一PMOS电晶体之第二源/汲极端，另一端为该驱动器之输出端；一第一放大器，具有第一输入端、第二输入端、以及输出端，其第一输入端耦接一第一参考电压，其输出端耦接至每一该些第一PMOS电晶体之闸极端，并且输出一第一调节电压，其中该第一参考电压依据一能隙参考电压所产生；一第二PMOS电晶体，其第一源/汲极端耦接该第一工作电压，其第二源/汲极端耦接该第一放大器之第二输入端，其闸极端耦接该第一调节电压；以及一第二电阻，其一端耦接该第一放大器之第二输入端，另一端耦接一第二工作电压，其中该第一调节电压用以调节该些第一PMOS电晶体与该第二PMOS电晶体之汲极电流。如申请专利范围第1项所述之驱动器，其中该些第一PMOS电晶体为M个，其中M为正整数。如申请专利范围第1项所述之驱动器，其中该第二PMOS电晶体与该些第一PMOS电晶体之通道制程结构之宽/长比值皆为相同。如申请专利范围第1项所述之驱动器，其中该第二电阻之值大小为该第一电阻之值的M倍。如申请专利范围第1项所述之驱动器，更包括：多个第一NMOS电晶体，其第一源/汲极端共同耦接至该第一电阻，其第二源/汲极端共同耦接该第二工作电压，其闸极端共同耦接；一第二放大器，具有第一输入端、第二输入端、以及输出端，其第一输入端耦接一第二参考电压，其输出端耦接该些第一NMOS电晶体之闸极端，并且输出一第二调节电压；一第二NMOS电晶体，其第一源/汲极端耦接该第二放大器之第二输入端，其第二源/汲极端耦接该第二工作电压，其闸极端耦接该第二放大器之输出端；以及一第三电阻，其一端耦接该第二放大器之第二输入端，其另一端耦接该第一工作电压；其中该第二调节电压用以调节该些第一NMOS电晶体与该第二NMOS电晶体之汲极电流。如申请专利范围第5项所述之驱动器，其中该第二参考电压依据该能隙参考电压所产生。如申请专利范围第5项所述之驱动器，其中更包括：一第三PMOS电晶体，其第一源/汲极端耦接该第一工作电压，其第二源/汲极端耦接该些第一PMOS电晶体之闸极端，其闸极端接收一资料信号；以及一第三NMOS电晶体，其第一源/汲极端耦接该些第一NMOS电晶体之闸极端，其第二源/汲极端耦接该第二工作电压，其闸极端接收该资料信号。如申请专利范围第5项所述之驱动器，更包括：一第四PMOS电晶体，其第一源/汲极端耦接该第一工作电压，其第二源/汲极端耦接该些第一PMOS电晶体之闸极端，其闸极端接收一致能信号；一反相器，其输入端耦接该第四PMOS电晶体之闸极端；以及一第四NMOS电晶体，其第一源/汲极端耦接该第一NMOS电晶体之闸极端，其第二源/汲极端耦接该第二工作电压，其闸极端耦接该反相器之输出端。如申请专利范围第5项所述之驱动器，其中该些第一NMOS电晶体为N个，其中N为正整数。如申请专利范围第5项所述之驱动器，其中该第二NMOS电晶体与该些第一NMOS电晶体之通道制程结构之宽/长比值皆为相同。如申请专利范围第5项所述之驱动器，其中该第三电阻之值大小为该第一电阻之值的N倍。一种驱动器，包括：一电压调节电路，接收一第一参考电压以及一第二参考电压，以输出一第一调节电压以及一第二调节电压；多个第一PMOS电晶体，其第一源/汲极端共同耦接至一第一工作电压，其第二源/汲极端互相耦接，而其闸极端则共同接收该第一调节电压；多个第一NMOS电晶体，其第一源/汲极端共同耦接该些第一PMOS电晶体之第二源/汲极端，其第二源/汲极端共同耦接至一第二工作电压，其闸极端则共同接收该第二调节电压；一第一电阻，其一端耦接至每一该些第一PMOS电晶体之第二源/汲极端与至每一该些第一NMOS电晶体之第一源/汲极端，另一端为该驱动器之输出端；一开关电路，耦接该电压调节电路之输出，该开关电路根据一致能信号控制该驱动器之输出；以及一资料接收电路，耦接该开关电路，并耦接该些第一PMOS电晶体之闸极端与该些第一NMOS电晶体之闸极端，该资料接收电路接收一资料信号，并根据该开关电路之控制来传送该资料信号，其中，该第一调节电压适用以调节该些第一PMOS电晶体之汲极电流，该第二调节电压适用以调节该些第一NMOS电晶体之汲极电流。如申请专利范围第12项所述之驱动器，其中该第一参考电压与该第二参考电压系根据一能隙参考电压所产生。如申请专利范围第12项所述之驱动器，其中该电压调节电路包括：一第一放大器，具有第一输入端、第二输入端、以及输出端，其第一输入端耦接该第一参考电压，其输出端输出该第一调节电压；一第二PMOS电晶体，其第一源/汲极端耦接该第一工作电压，其第二源/汲极端耦接该第一放大器之第二输入端，其闸极端耦接该第一放大器之输出端；以及一第二电阻，其一端耦接该第一放大器之第二输入端，其另一端耦接该第二工作电压。如申请专利范围第14项所述之驱动器，其中该电压调节电路更包括：一第二放大器，具有第一输入端、第二输入端、以及输出端，其第一输入端耦接该第二参考电压，其输出端输出该第二调节电压；一第二NMOS电晶体，其第一源/汲极端耦接该第二放大器之第二输入端，其第二源/汲极端耦接该第二工作电压，其闸极端耦接该第二放大器之输出端；以及一第三电阻，其一端耦接该第二放大器之第二输入端，其另一端耦接该第一工作电压。如申请专利范围第14项所述之驱动器，其中该些第一PMOS电晶体为M个，该些第一NMOS电晶体为N个，其中M、N为正整数。如申请专利范围第14项所述之驱动器，其中该第二PMOS电晶体与该些第一PMOS电晶体之通道制程结构之宽/长比值皆为相同。如申请专利范围第14项所述之驱动器，该第二电阻之值大小为该第一电阻之值的M倍。如申请专利范围第12项所述之驱动器，其中该资料接收电路包括：一第三PMOS电晶体，其第一源/汲极端耦接该第一工作电压，其第二源/汲极端耦接该第一调节电压，其闸极端接收该资料信号；以及一第三NMOS电晶体，其第二源/汲极端耦接该第二工作电压，其第一源/汲极端耦接该第二调节电压，其闸极端接收该资料信号。如申请专利范围第12项所述之驱动器，其中该开关电路包括：一第四PMOS电晶体，其第一源/汲极端耦接该第一工作电压，其第二源/汲极端耦接该第一调节电压，其闸极端接收该致能信号；一第四NMOS电晶体，其第二源/汲极端耦接该第二工作电压，其第一源/汲极端耦接该第二调节电压；以及一反相器，耦接于该第四PMOS电晶体之闸极与该第四NMOS电晶体之闸极之间。如申请专利范围第15项所述之驱动器，其中该第二NMOS电晶体与该些第一NMOS电晶体之通道制程结构之宽/长比值皆为相同。如申请专利范围第15项所述之驱动器，其中该第三电阻之值大小为该第一电阻之值的N倍。 |
