| 主权项 |
一种快闪记忆体，包括：一基底；一堆叠结构，位于该基底上，该堆叠结构包括：一隧穿氧化层；一浮置闸极，位于该隧穿氧化层上；一闸间介电层，位于该浮置闸极上；以及一控制闸极，位于该闸间介电层上；一源极与一汲极，分别位于该浮置闸极两侧的该基底中，其中接近该汲极端的该隧穿氧化层向下延伸至该基底，使该隧穿氧化层的底面为不平坦表面；以及一源极端间隙壁，位于该堆叠结构接近该源极的一侧壁上，以防止该隧穿氧化层与该闸间介电层在接近该源极端的部位被再氧化。如申请专利范围第1项所述之快闪记忆体，其中该源极端间隙壁更包括覆盖部分该堆叠结构的顶部。如申请专利范围第1项所述之快闪记忆体，其中该源极端间隙壁更包括覆盖部分该基底的表面。如申请专利范围第1项所述之快闪记忆体，其中该源极端间隙壁的厚度在75埃~200埃之间。如申请专利范围第1项所述之快闪记忆体，其中该源极端间隙壁的材料包括氮化矽或氮氧化矽。如申请专利范围第1项所述之快闪记忆体，其中该浮置闸极的材料包括掺杂多晶矽。如申请专利范围第1项所述之快闪记忆体，其中该闸间介电层是选自包括氧化物层、氮化物层、氮化物与氧化物层、氧化物与氮化物与氧化物层所组成之物质的其中之一。如申请专利范围第1项所述之快闪记忆体，其中该隧穿氧化层是选自包括氧化物层、氮化物层、氮化物与氧化物层、氧化物与氮化物与氧化物层所组成之物质的其中之一。如申请专利范围第8项所述之快闪记忆体，其中该隧穿氧化层包括一能隙工程穿隧结构(bandgap engineered tunneling structure)。如申请专利范围第9项所述之快闪记忆体，其中该能隙工程穿隧结构包括底氧化矽层/中间之氮化矽层/顶氧化矽层(ONO)结构。如申请专利范围第10项所述之快闪记忆体，其中该能隙工程穿隧结构之底氧化矽层厚度为小于等于20埃。如申请专利范围第10项所述之快闪记忆体，其中该能隙工程穿隧结构之底氧化矽层厚度介于约5~20埃。如申请专利范围第10项所述之快闪记忆体，其中该能隙工程穿隧结构之底氧化矽层厚度小于等于15埃。如申请专利范围第10项所述之快闪记忆体，其中该能隙工程穿隧结构之氮化矽层厚度为小于等于20埃。如申请专利范围第10项所述之快闪记忆体，其中该能隙工程穿隧结构之氮化矽层厚度介于约10~20埃。如申请专利范围第10项所述之快闪记忆体，其中该能隙工程穿隧结构之顶氧化矽层厚度为小于等于20埃。如申请专利范围第1项所述之快闪记忆体，其中该控制闸极的材料是选自包括掺杂多晶矽、金属矽化物、导电金属所组成的材料其中之一。如申请专利范围第1项所述之快闪记忆体，更包括一对记忆体间隙壁，分别位于该源极端间隙壁上以及该堆叠结构接近该汲极的一侧壁上。一种快闪记忆体的制造方法，包括：于一基底上形成一堆叠结构，该堆叠结构自该基底依序包括一隧穿氧化层、一浮置闸极、一闸间介电层以及一控制闸极；进行一离子植入制程，以于该浮置闸极两侧的该基底中各形成一掺杂区；于该堆叠结构之一侧壁上形成一源极端间隙壁；以及进行一热制程，来活化各该掺杂区，进而于该堆叠结构具有该源极端间隙壁的该侧壁底下的该基底中形成一源极，并于该堆叠结构的另一侧的该基底中形成一汲极，同时使接近该汲极端的该隧穿氧化层向下延伸至该基底，而使该隧穿氧化层具有不平坦表面。如申请专利范围第19项所述之快闪记忆体的制造方法，其中该热制程包括热氧化制程或回火制程。如申请专利范围第19项所述之快闪记忆体的制造方法，其中形成该源极端间隙壁的步骤包括：于该堆叠结构表面覆盖一防止氧化层；以及去除位于该堆叠结构接近该汲极的一侧壁上的该防止氧化层。如申请专利范围第19项所述之快闪记忆体的制造方法，其中该源极端间隙壁的厚度在75埃~200埃之间。如申请专利范围第19项所述之快闪记忆体的制造方法，其中该源极端间隙壁的材料包括氮化矽或氮氧化矽。如申请专利范围第19项所述之快闪记忆体的制造方法，其中进行该热制程之后更包括于该源极端间隙壁上以及该堆叠结构接近该汲极的一侧壁上形成一对记忆体间隙壁。如申请专利范围第19项所述之快闪记忆体的制造方法，其中该浮置闸极的材料包括掺杂多晶矽。如申请专利范围第19项所述之快闪记忆体的制造方法，其中该闸间介电层是选自包括氧化物层、氮化物层、氮化物与氧化物层、氧化物与氮化物与氧化物层所组成之物质的其中之一。如申请专利范围第19项所述之快闪记忆体的制造方法，其中该控制闸极的材料是选自包括掺杂多晶矽、金属矽化物、导电金属所组成的材料其中之一。 |
