| 主权项 |
一种处理器，包括：一暂存器档案单元，包含复数个暂存器；一功能性单元；一旁通网路，具有一耦接至该暂存器档案单元的输入埠及一耦接至该功能性单元的输出埠；一耦接至该旁通网路的排序器，该排序器用以排序指令，其中该排序器接收一要排序的指令，其中该排序器从该暂存器档案单元及该功能性单元之其一，接收已接收的该要排序的指令所使用之一源运算元，以及其中该排序器不同步接收该指令和该源运算元，以及一元件用以提示在该暂存器档案单元中的一暂存器是否被正在处理中的一指令所使用，其中在被配送至该排序器之后且直到被该功能性单元执行之前的一指令系正在处理中。如申请专利范围第1项之处理器，其中该元件包括一记忆体或复数个比较器之其一。如申请专利范围第1项之处理器，其中该处理器进一步包括一调度器用以配送指令至该排序器，其中该调度器用以从该元件决定是否产生从一暂存器读取资料之一请求，该暂存器是指定作为该要配送的指令之一源运算元的位置，如果产生此一请求，则在完成该读取请求之前配送该指令。如申请专利范围第1项之处理器，进一步包括一读取伫列用以缓冲自该暂存器档案单元中一暂存器读取资料之请求。如申请专利范围第4项之处理器，其中该读取伫列包括复数个具有复数记忆体单元的记忆库。如申请专利范围第5项之处理器，其中该暂存器档案单元包括复数个静态随机存取记忆体单元。如申请专利范围第1项之处理器，其中在该暂存器档案单元中复数个暂存器配置于复数个记忆库中。如申请专利范围第7项之处理器，其中该处理器进一步包括一写入伫列耦接至该暂存器档案单元，用以伫列至该暂存器档案单元的写入，以及其中该写入伫列包括复数个记忆库。如申请专利范围第1项之处理器，其中该暂存器档案单元进一步包括四个埠。如申请专利范围第1项之处理器，其中该处理器进一步包括一功能性单元和一汇流排，其中该汇流排耦接至该排序器的一输入埠、耦接至该功能性单元的一输出埠、和耦接至该复数个暂存器中的一第一暂存器的一输出埠，以及其中该汇流排是由该功能性单元与该第一暂存器共用。如申请专利范围第10项之处理器，其中该排序器的输入埠是由该功能性单元与该第一暂存器共用。如申请专利范围第1项之处理器，其中一指令具有正在处理中的状态，其中用于该指令的一源运算元在该旁通网路是可用的。一种处理器，包括：一排序器，用以排序指令；一暂存器档案单元，包含复数个暂存器；一记忆体用以储存一阵列，其中在该阵列中的一登录项提示该暂存器档案单元中一暂存器，是否有正在处理中的一指令要使用该暂存器，其中在被配送至该排序器之后且直到被该功能性单元执行之前的一指令系正在处理中；以及一调度器耦接至该记忆体，该调度器用以配送一新指令至该排序器，该新指令指定从该复数个暂存器之一读取的一源运算元，其中如果由该新指令读取的暂存器也是由正在处理中的一先前指令所使用，则该调度器配送该新指令，并不需要产生从用于该新指令的暂存器读取该源运算元之一请求。如申请专利范围第13项之处理器，其中如果由该新指令读取的暂存器也是由正在处理中的一先前指令所使用，则该排序器就因为该先前指示而接收该源运算元以用于该新指令。如申请专利范围第14项之处理器，其中用于该新指令的源运算元是从一旁通网路提供至该排序器。如申请专利范围第13项之处理器，进一步包括一读取伫列以缓冲自该暂存器档案单元中一暂存器读取资料之请求。如申请专利范围第16项之处理器，其中该读取伫列包括复数个具有复数记忆体单元的记忆库。如申请专利范围第13项之处理器，其中该暂存器档案单元中复数个暂存器系配置为复数个记忆库。如申请专利范围第13项之处理器，其中该处理器进一步包括一写入伫列耦接至该暂存器档案单元，用以伫列至该暂存器档案单元的写入，以及其中该写入伫列包括复数个记忆库。如申请专利范围第13项之处理器，其中该处理器进一步包括一功能性单元，具有一输出埠耦接至该排序器的一输入埠，以及其中该暂存器档案单元中一第一暂存器的一输出埠耦接至与该功能性单元所耦接相同的该排序器的输入埠。如申请专利范围第20项之处理器，其中该处理器进一步包括一共用汇流排，以将该功能性单元的该输出埠耦接至该排序器的该输入埠，以及其中该共用汇流排也将该第一暂存器的该输出埠耦接至该排序器的该输入埠。一种处理系统，包括：一暂存器档案单元，包含复数个暂存器；一功能性单元；一旁通网路，具有一耦接至该暂存器档案单元的输入埠及一耦接至该功能性单元的输出埠；一排序器，用以排序指令，该排序器耦接至该旁通网路，以从该暂存器档案单元及该功能性单元之其一，接收一源运算元；一调度器，用以将具有从该复数个暂存器之一所读取的一源运算元的指令配送至该排序器；以及一元件用以提示在该暂存器档案单元中的一暂存器是否被正在处理中的一指令所使用，其中在被配送至该排序器之后且直到被该功能性单元执行之前的一指令系正在处理中。如申请专利范围第22项之系统，其中该暂存器档案单元耦接至该排序器，以将在该排序器中等候之一指令的一源运算元提供至该排序器。如申请专利范围第22项之系统，其中该处理器进一步包括一功能性单元和一汇流排，其中该汇流排耦接至该排序器的一输入埠、耦接至该功能性单元的一输出埠、和耦接至该暂存器档案单元中一第一暂存器的一输出埠，以及其中该汇流排由该功能性单元与该第一暂存器共用。如申请专利范围第24项之系统，其中该排序器的输入埠由该功能性单元与该第一暂存器共用。如申请专利范围第22项之系统，进一步包括一读取伫列用以缓冲自该暂存器档案单元中一暂存器读取资料之一请求。如申请专利范围第26项之系统，其中该读取伫列包括复数个记忆库的静态随机存取记忆体单元。一种在一处理器中提供用于指令的一源运算元之方法，包括：决定一新指令具有从一暂存器读取的一源运算元；决定一正在处理中的指令是否使用与该新指令所自其读取者相同的暂存器，其中在被配送至该排序器之后且直到被该功能性单元执行之前的一指令系正在处理中，且藉由耦接至一调度器的一记忆体单元来维护一正在处理中的状态；以及如果一正在处理中的指令使用与该新指令所自其读取者相同的暂存器时，即将该新指令配送至一排序器，而不需要传送读取该源运算元的一请求至该暂存器。如申请专利范围第28项之方法，其中该方法进一步包括使用一先前指令从该暂存器读取的结果，以提供该源运算元至该排序器以由该新指令所使用。如申请专利范围第28项之方法，其中如果该正在处理中的指令从该相同的暂存器读取或写入该相同的暂存器时，该正在处理中的指令被认为是使用与由该新指令所自其读取者相同的暂存器。如申请专利范围第28项之方法，其中决定一正在处理中的指令是否使用与由该新指令所自其读取者相同的暂存器，包括检查一记忆体中的一阵列，以决定正在处理中的任何指令是否与该新指令读取相同的暂存器或写入相同的暂存器。如申请专利范围第28项之方法，其中该方法进一步包括：决定不存在有使用与该源指令所自其读取者相同的暂存器的正在处理中的指令；产生读取该相同暂存器的一请求；以及于接收所产生读取该相同暂存器的请求之结果以前，将该新指令配送至该排序器。如申请专利范围第32项之方法，其中产生一读取该暂存器的请求，包括将从该暂存器读取该源运算元的一请求传送至用于该暂存器的一读取伫列。如申请专利范围第28项之方法，其中该方法进一步包括将用于该新指令的该源运算元，从该暂存器的一输出埠或从一功能性单元的一输出埠，提供至该排序器的一输入埠，其中该暂存器和该功能性单元共用该排序器输入埠。 |
