发明名称 一种具有监测视频信号电平的监视器
摘要 本发明公开一种具有监测视频信号电平的监视器,电视主板与屏体主板间设置功能模块电路板,电视主板输出LVDS视频信号送入LVDS接收芯片解码输出RGB视频信号组,行号列号识别电路根据RGB视频信号组获得当前像素的行号和列号,当前像素的行号列号送入帧存控制电路和视频信号合成电路,帧存控制电路在CLK控制下根据当前像素的行号和列号控制双口型帧存储器5的“写入”和“读出”操作,信号峰值检测电路根据接收到的待测信号检测出一帧内信号的平均峰峰值经AD转换电路、N位移位寄存器组进入视频信号合成电路,视频信号合成电路根据数据选择实现监测视频信号电平,并将监测结果通过屏体主板进行显示,具有监测视频信号电平的功能。
申请公布号 CN101207835B 申请公布日期 2010.12.01
申请号 CN200610157845.7 申请日期 2006.12.22
申请人 康佳集团股份有限公司 发明人 梁宁
分类号 H04N17/00(2006.01)I 主分类号 H04N17/00(2006.01)I
代理机构 深圳市康弘知识产权代理有限公司 44247 代理人 胡朝阳;奚汉民
主权项 1.一种具有监测视频信号电平的监视器,其特征在于:电视主板与屏体主板之间设置功能模块电路板,该功能模块电路板包括LVDS接收芯片、行号列号识别电路、晶体振荡器、帧存控制器、双口型帧存储器、信号峰值检测电路、AD转换电路、N位移位寄存器组、视频信号合成电路和LVDS发送芯片,电视主板输出LVDS视频信号送入LVDS接收芯片以解码输出RGB视频信号组,该RGB视频信号组包括场同步信号Vsync、行同步信号Hsync、数据时钟信号DCLK、数据有效信号DEN、图像数据RGB信号;行号列号识别电路根据Vsync、Hsync、DCLK和DEN信号获得当前像素的行号和列号,当前像素的行号和列号送入帧存控制电路和视频信号合成电路;晶体振荡器产生时钟信号CLK;帧存控制电路在CLK控制下根据当前像素的行号和列号控制双口型帧存储器的“写入”和“读出”操作;双口型帧存储器用于存储LVD接收芯片解码输出的RGB视频信号组;信号峰值检测电路根据接收到的当前视频信号检测出一帧内信号的平均峰峰值,经AD转换电路输入N位移位寄存器组,N位移位寄存器组以场同步信号Vsync作为时钟信号进行移位,N位移位寄存器组连续输出N场的待测信号的平均峰峰值进入视频信号合成电路,视频信号合成电路根据数据选择实现监测视频信号电平,并将监测结果通过屏体主板进行显示,数据选择方式如下:所述视频信号合成电路根据行号列号识别电路送来的当前像素行列号,当前像素行列号处于第R1~R2行、第C1~C2列之间的小窗口区域时,选择N位移位寄存器组输出的峰峰值信号DVpp,数据选择包括两个方向:列方向和行方向;所述列方向选择:第C1列选取前1场的DVpp,第C1+1列选取前2场的DVpp,......,第C2列选取前N场的DVpp,要求满足关系:N=C2-C1+1;行方向选择:DVpp是一个8位宽的逻辑信号,最小值为0,最大值为255,按比例与行号关联,即DVpp为最小值0时,第R2行相应列为“亮点”,其它行均为“暗点”,当DVpp为最大值255时,第R1行相应列为“亮点”,其它行均为“暗点”,当DVpp为中间值128时,第R1~R2之间的中间行相应列为“亮点”,其它行均为“暗点”,......,依此类推;所述经过列方向和行方向的数据选择,小窗口区域内每1列只有一个“亮点”,表现出来的波形即为待测信号在前N场的电平峰峰值;所述小窗口区域之外,视频信号合成电路选择从双口型帧存储器中输出的RGB数据,显示正常的图像;当关闭功能电路板功能,小窗口消失,视频信号合成电路全部从双口型帧存储器中读出的RGB数据,所述监视器不具有监测视频信号电平的功能。
地址 518000 广东省深圳市南山区深南大道9008号