半导体器件

摘要

本发明提供一种半导体器件，其目的在解决属于三次元半导体的SGT因为泄漏电流增加所致消耗电力的增大，而实现SGT的低消耗电力。本发明的半导体器件的特征在于，具备：第1导电型第1硅柱、包围该第1导电型第1硅柱的侧面的第1绝缘体及包围该第1绝缘体的栅极；在第1硅柱的下部具备有第2硅柱，在第1硅柱的上部具备有第3硅柱；并且，半导体器件由以下区域所构成：第2导电型高浓度杂质区域，形成在除第2硅柱的与第1硅柱的接触面以外的面；第1导电型杂质区域，由形成于第2硅柱的第2导电型高浓度杂质区域所包围；第2导电型高浓度杂质区域，形成在除第3硅柱的与第1硅柱的接触面以外的面；以及第1导电型杂质区域，由形成于第3硅柱的第2导电型高浓度杂质区域所包围；而第2硅柱与第3硅柱的第1导电型杂质区域较从第2硅柱与第3硅柱的底部延伸的耗尽区区域还大。

主权项

一种半导体器件，其特征在于，具备：第1导电型第1硅柱、包围该第1导电型第1硅柱的侧面的第1绝缘体及包围该第1绝缘体的栅极；在所述第1硅柱的下部具备有第2硅柱，而在所述第1硅柱的上部具备有第3硅柱；并且，半导体器件由以下区域所构成：第2导电型高浓度杂质区域，形成在除所述第2硅柱的与第1硅柱的接触面以外的面；第1导电型杂质区域，由形成于所述第2硅柱的第2导电型高浓度杂质区域所包围；第2导电型高浓度杂质区域，形成在除所述第3硅柱的与第1硅柱的接触面以外的面；以及第1导电型杂质区域，由形成于所述第3硅柱的第2导电型高浓度杂质区域所包围；而形成于所述第2硅柱的第1导电型杂质区域的长度较从形成于所述第2硅柱的底部的第2导电型高浓度杂质区域延伸的耗尽区还短；而形成于所述第3硅柱的第1导电型杂质区域的长度较从形成于第3硅柱的底部的第2导电型高浓度杂质区域延伸的耗尽区还长。