一种实现多相位时钟分数分频的装置

摘要

本实用新型公开了一种实现多相位时钟分数分频的装置，涉及数模混合芯片中的分频器。本实用新型公开的装置包括累加器、触变电路和沿检测单元，其中：沿检测单元包括n个并行的沿检测电路和一个或门，每个沿检测电路根据累加器产生的使能信号对输入的两个时钟信号的沿进行检测，产生控制信号PROG，各沿检测电路输出的控制信号PROG经过或门后产生控制信号PROG_OR，控制信号PROG_OR作为时序控制信号输入到累加器，同时控制信号PROG_OR作为触发信号输入到触变电路。采用本实用新型技术方案，可以对高频时钟信号进行某些特定分频比的分数分频，而且本实用新型技术方案实现起来比较简单。

主权项

一种实现多相位时钟分数分频的装置，包括累加器和触变电路，其特征在于，该装置还包括沿检测单元，其中：所述沿检测单元包括n个并行的沿检测电路和一个或门，每个沿检测电路根据所述累加器产生的使能信号对输入的两个时钟信号的沿进行检测，产生控制信号PROG，各沿检测电路输出的控制信号PROG经过所述或门后产生控制信号PROG_OR，所述控制信号PROG_OR作为时序控制信号输入到所述累加器，同时所述控制信号PROG_OR作为触发信号输入到所述触变电路；其中，所述n个沿检测电路中，向各沿检测电路输入的两个时钟信号之间的相位差均相等，所述n与输入的时钟信号的总数目相同。