发明名称 |
非易失性半导体存储器件及其制造方法 |
摘要 |
本发明提供一种非易失性半导体存储器件及其制造方法。防止了因从存储单元部向周边电路晶体管注入电荷而导致热载子流特性劣化。在MONOS构造的非易失性半导体存储器件中,在硅衬底(41)的表面区域形成有信息存储用的存储单元部(42)、和用于对该存储单元部(42)进行信息的写入和读出的周边电路部(43)。在存储单元部(42)中形成有多个存储单元(50-1),在周边电路部(43)中形成有多个周边电路晶体管(60)。构成为在周边电路晶体管中不存在电荷蓄积层的构造。由此,可防止周边电路晶体管的电荷注入,从而提高周边电路晶体管的热载子流特性。 |
申请公布号 |
CN1976041B |
申请公布日期 |
2010.12.01 |
申请号 |
CN200610152836.9 |
申请日期 |
2006.10.20 |
申请人 |
冲电气工业株式会社 |
发明人 |
折田敏幸;招淳也 |
分类号 |
H01L27/115(2006.01)I;H01L21/8247(2006.01)I;G11C16/02(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
雒运朴;徐谦 |
主权项 |
一种非易失性半导体存储器件,其特征在于,具有存储单元部和周边电路部,上述存储单元部具有多个存储单元晶体管,该存储单元晶体管具有:第1栅电极、形成在上述第1栅电极的侧壁和上述第1栅电极的侧壁的下部周边的第1绝缘膜、以及形成在上述第1绝缘膜的侧面的第1侧墙,上述周边电路部形成在上述存储单元部附近,用于控制对上述存储单元部的存储动作,具有多个周边电路晶体管,该周边电路晶体管具有:第2栅电极、形成在上述第2栅电极的侧壁和上述第2栅电极的侧壁的下部周边的第2绝缘膜、以及形成在上述第2绝缘膜的侧面的第2侧墙,在上述存储单元部和上述周边电路部中,在上述存储单元部的上述第1绝缘膜的上述下部周边上、且在上述第1绝缘膜的侧面与上述第1侧墙之间,形成有由绝缘膜构成的电荷蓄积层,在上述周边电路部中未形成电荷蓄积层。 |
地址 |
日本东京都 |