发明名称 层叠用半导体模块及层叠型半导体模块
摘要 本发明的层叠用半导体模块及层叠型半导体模块的特征为,在下层模块的第1基板(11)的与上层模块的连接面上设置焊盘(15),将其一部分用绝缘膜(20)被覆,并形成使焊盘(15)露出的开口部(3),在下层模块的第1基板(11)的下表面形成第1连接端子(2),开口部(3)的平面形状与第1连接端子(2)的平面形状不同,开口部(3)的外形比第1连接端子(2)大,即使是在从上方的透射检验中,在开口部(3)中扩展的第2连接端子(30)的下端的形状也不被其它端子遮住。据此在非破坏检验中,能够容易且可靠地判定接合部是否良好。
申请公布号 CN101894817A 申请公布日期 2010.11.24
申请号 CN201010188815.9 申请日期 2010.05.18
申请人 松下电器产业株式会社 发明人 川端毅;油井隆
分类号 H01L23/485(2006.01)I;H01L23/488(2006.01)I;H01L25/00(2006.01)I 主分类号 H01L23/485(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 张鑫;胡烨
主权项 一种层叠用半导体模块,其特征在于,第1基板的一个表面安装有第1半导体芯片、且另一个表面形成有第1连接端子,在所述第1基板的所述一个表面上,在所述第1半导体芯片的保持区域外设置有能够与上层模块电连接的焊盘,在以被覆所述焊盘的一部分的方式形成于第1基板的所述一个表面上的绝缘膜中,形成有以所述焊盘露出的方式开口的开口部,所述开口部的平面形状与第1连接端子的平面形状不同,在第1连接端子和所述开口部的层叠方向上进行透射检验的状态下,所述开口部的外形从第1连接端子伸出。
地址 日本大阪府