| 发明名称 | 薄膜叠层电容器的制造方法 | ||
| 摘要 | 本发明提供一种能减少电极层和电介质层的蚀刻次数的薄膜叠层电容器的制造方法。在基板(12)上形成交替地层叠有4层以上的n层电极层(30)和(n-1)层的电介质层(40)的电容器部(18)，从同一侧进行共计k次的蚀刻，在第i次蚀刻中，在电极层(30)及电介质层(40)的各ai层上形成贯通孔(21x～23x、25x～27x)，将ai中的至少一个设为2以上，并设k＜n-1，在贯通孔的底面，从蚀刻开始侧起使第二层～第n层的电极层(30)露出。 | ||
| 申请公布号 | CN101896985A | 申请公布日期 | 2010.11.24 |
| 申请号 | CN200880120325.6 | 申请日期 | 2008.11.04 |
| 申请人 | 株式会社村田制作所 | 发明人 | 竹岛裕;野村雅信 |
| 分类号 | H01G4/33(2006.01)I;H01G4/12(2006.01)I;H01G13/00(2006.01)I;H01L21/822(2006.01)I;H01L27/04(2006.01)I | 主分类号 | H01G4/33(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 李伟;王轶 |
| 主权项 | 一种薄膜叠层电容器的制造方法，其特征在于，包括：第一工序，在基板上形成交替地层叠有n层的电极层和(n‑1)层的电介质层的电容器部，其中，n为4以上的自然数；第二工序，从上述电容器部的层叠方向单侧进行共计k次的蚀刻，在第i次蚀刻中，在上述电极层及上述电介质层的各ai层上形成贯通孔，将ai中的至少一个设为2以上的自然数，并设k＜n‑1，使第二层以后的各层从上述电极层的上述电容器部的层叠方向的上述单侧露出，其中，k为2以上的自然数，i＝1，2，··k，ai为1或2以上的自然数；和第三工序，将所露出的第二层以后的各层的上述电极层和外部电极之间通过上述贯通孔电连接。 | ||
| 地址 | 日本京都府 | ||