发明名称 |
一种集成电路版图结构及其制作方法 |
摘要 |
本发明涉及集成电路制造工艺和版图设计技术领域,公开了一种集成电路版图结构及其制作方法。为了解决现有技术中化学机械研磨后集成电路版图宽线区铜金属厚度过低的问题,本发明提供一种集成电路版图结构及其制备方法,通过有规律的给宽线打孔,经过化学机械研磨后,宽线的铜金属厚度得到大幅提高,宽线和细线铜金属厚度均匀,从而减轻了化学机械研磨的负担,提高平坦化能力,避免宽线产生的热点问题,提高了产品的良率。 |
申请公布号 |
CN101887882A |
申请公布日期 |
2010.11.17 |
申请号 |
CN200910083937.9 |
申请日期 |
2009.05.13 |
申请人 |
中国科学院微电子研究所 |
发明人 |
文鼎童;陈岚;阮文彪;李志刚 |
分类号 |
H01L23/522(2006.01)I;H01L21/768(2006.01)I;H01L21/321(2006.01)I |
主分类号 |
H01L23/522(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
周国城 |
主权项 |
一种集成电路版图结构,其特征在于,该结构包括:介电质;于该介电质中生长出的宽铜线,宽铜线即为宽度大于一定门限的铜线;以及于该宽铜线上打出的均匀分布的小孔。 |
地址 |
100029 北京市朝阳区北土城西路3号 |