发明名称 可编程逻辑器件串行接口中的多数据速率
摘要 一种用于可编程逻辑器件的串行接口,其可根据多种通信协议工作,并且包括一个接收器部分和一个发射器部分。接收器部分包括至少一个字或字节对准级、一个去歪斜级、一个速率补偿或者匹配级,一个插入协议解码级(例如,一个8B/10B解码电路或者64B/66B解码电路)、一个字节反串行化级、一个字节重排序级、以及一个相位补偿级。发射器部分包括至少一个相位补偿级、一个字节反串行化级、以及一个插入协议编码级(例如,一个8B/10B编码电路或者64B/66B编码电路)。每个级可以具有相关电路的多个实例。选择电路(例如多路复用器)为正在使用的协议选择合适的级以及每个级中的电路。
申请公布号 CN1870435B 申请公布日期 2010.11.17
申请号 CN200610072397.0 申请日期 2006.04.14
申请人 阿尔特拉公司 发明人 R·文达瓦尔;C·H·李;R·H·帕特尔
分类号 H03K19/177(2006.01)I;H03K19/0175(2006.01)I;G06F3/00(2006.01)I;G06F17/50(2006.01)I 主分类号 H03K19/177(2006.01)I
代理机构 北京纪凯知识产权代理有限公司 11245 代理人 赵蓉民
主权项 一种在可编程逻辑器件中使用的可配置的串行接口接收器,所述串行接口接收器包括:一个字对准级,其包括单字对准部件和双字对准部件;一个字对准旁通导体,其与所述字对准级并行连接;一个字对准选择器,其连接在所述字对准级之后,并且可控地选择(a)所述单字对准部件和所述双字对准部件中的至少一个,和(b)所述字对准旁通导体二者之一作为输入以提供字对准输出;一个去歪斜级,其对所述字对准输出进行操作,并且包括单个去歪斜部件;一个去歪斜旁通导体,其与所述去歪斜级并行连接;一个去歪斜选择器,其连接在所述去歪斜级之后,并且可控地选择(a)所述去歪斜部件,和(b)所述去歪斜旁通导体二者之一作为输入以提供去歪斜输出;一个速率匹配级,其对所述去歪斜输出进行操作,并且包括两个速率匹配部件;一个速率匹配旁通导体,其与所述速率匹配级并行连接;一个速率匹配选择器,其连接在所述速率匹配级之后,并且可控地选择(a)至少一个所述速率匹配部件,和(b)所述速率匹配旁通导体二者之一作为输入以提供速率匹配输出;一个插入协议解码级,其对所述速率匹配输出进行操作,并且包括两个插入协议解码器部件;一个插入协议解码旁通导体,其与所述插入协议解码级并行连接;一个插入协议解码选择器,其连接在所述插入协议解码级之后,并且可控地选择(a)至少一个所述插入协议解码器部件,和(b)所述插入协议解码旁通导体二者之一作为输入以提供插入协议解码输出;一个字节反串行化级,其对所述插入协议解码输出进行操作,并且包括单个字节反串行化部件;一个字节反串行化旁通导体,其与所述字节反串行化级并行连接;一个字节反串行化选择器,其连接在所述字节反串行化级之后,并且可控地选择(a)所述字节反串行化部件,和(b)所述字节反串行化旁通导体二者之一作为输入以提供字节反串行化输出;一个字节重排序级,其对所述字节反串行化输出进行操作,并且包括单个字节重排序部件;一个字节重排序旁通导体,其与所述字节重排序级并行连接;一个字节重排序选择器,其连接在所述字节重排序级之后,并且可控地选择(a)所述字节重排序部件,和(b)所述字节重排序旁通导体二者之一作为输入以提供字节重排序输出;一个相位补偿级,其对所述字节重排序输出进行操作,并且包括单个相位补偿部件;一个相位补偿旁通导体,其与所述相位补偿级并行连接;一个相位补偿选择器,其连接在所述相位补偿级之后,并且可控地选择(a)所述相位补偿部件,和(b)所述相位补偿旁通导体二者之一作为输入以提供相位补偿输出;藉此可通过编程将所述多个级中的任一级包括到所述可配置的串行接口接收器中。
地址 美国加利福尼亚