| 主权项 |
一种阵列基板之制作方法，包括以下步骤：(a)提供一基板；(b)形成一图案化之第一金属层于该基板表面；(c)依序形成一第一绝缘层与一半导体层，覆盖于该基板上，并覆盖第一金属层，并利用微影蚀刻制程对该半导体层图案化，以形成复数个电晶体开关区，且利用该微影蚀刻制程，蚀刻至每一该电晶体开关区之半导体层，以形成一通道区；(d)依序形成一透明导电层、与一第二金属层于基板上，且该透明导电层及该第二金属层系形成于该通道区中并覆盖该第一绝缘层及该半导体层；(e)形成一光阻于该第二金属层表面，并且一次曝光显影，使该光阻具有至少两种以上之厚度；以及(f)蚀刻未被该光阻遮蔽之该第二金属层、未被该光阻遮蔽之该透明导电层、与该光阻，以于每一该电晶体开关区形成一源极与一汲极，且利用该蚀刻以蚀刻至每一该电晶体开关区之半导体层，以形成该通道区；其中该等电晶体开关区系包括该第二金属层，该源极与该汲极彼此不电性连接。如申请专利范围第1项所述之方法，另包括步骤(g)：形成一图案化之第二绝缘层于该等电晶体开关区表面与该第一绝缘层表面。如申请专利范围第1项所述之方法，其中步骤(f)包括暴露部分该透明导电层。如申请专利范围第3项所述之方法，其中该透明导电层所暴露之区域系位于该等电晶体开关区以外、或该等电晶体开关区之该第二金属层以外。如申请专利范围第3项所述之方法，其中该部分透明导电层所暴露之区域系为该基板之画素区。如申请专利范围第1项所述之方法，其中该微影蚀刻制程系使用一半调光罩进行曝光显影。如申请专利范围第1项所述之方法，其中每一该电晶体开关区之该源极与该汲极各包含该第二金属层，且彼此不电性连接。如申请专利范围第1项所述之方法，其中每一该电晶体开关区之该汲极不包含该第二金属层。如申请专利范围第1项所述之方法，其中步骤(c)所形成之该等电晶体开关区系包含该第一金属层。如申请专利范围第1项所述之方法，其中步骤(c)包含：形成该等电晶体开关区时，同时形成复数个电容区、以及复数个导线区，其中该等电容区、该等导线区、与该等电晶体开关区三者区域系不重叠。如申请专利范围第10项所述之方法，其中该等导线区系为复数个资料线区。如申请专利范围第1项所述之方法，其中步骤(b)所形成之该图案化第一金属层系包括每一该电晶体开关区用之一闸极、以及复数条扫描线。如申请专利范围第2项所述之方法，其中步骤(g)包括：形成一第二绝缘层于该等电晶体开关区表面与该第一绝缘层表面；以及利用微影蚀刻制程对该第二绝缘层与该第一绝缘层图案化，以暴露出部分该第一金属层。如申请专利范围第1项所述之方法，其中该暴露之部分第一金属层系为该基板表面之端子区。如申请专利范围第1项所述之方法，其中步骤(f)之该蚀刻系利用一湿式蚀刻。如申请专利范围第1项所述之方法，其中步骤(c)形成该半导体层之后，更包含形成一欧姆接触层于该半导体层表面。 |
