基于FPGA设计的快速自适应消噪模块

摘要

本发明涉及数字滤波设备领域的基于FPGA设计的快速自适应消噪模块。该模块由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路连接构成，原始信号s(n)及噪声输入r(n)分别连接到信号转换电路的两个输入端，信号转换电路输出的输入信号s1(n)和参考信号r1(n)分别连接到LMS滤波器电路两个输入端，参考信号r1(n)还与μ值计算电路的输入端相连接，μ值计算电路输出的μ值连接到LMS滤波器电路的第三个输入端，LMS滤波器电路的输出信号y(n)与调整信号m相连接到输出调整电路，其输出端输出去除噪声的信号Y(n)。本发明采用了定点最小均方算法，根据输入信号的特点自动计算滤波器参数，快速自动调整参数来消除噪声，提高了常规LMS滤波器电路的性能，同时具备很强的通用性。

主权项

基于FPGA设计的快速自适应消噪模块，其特征在于：由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路构成，原始信号s(n)及噪声输入r(n)分别连接到信号转换电路的两个输入端，信号转换电路输出的幅值调整后的输入信号s1(n)和参考信号r1(n)分别连接到LMS滤波器电路两个输入端，参考信号r1(n)还与μ值计算电路的输入端相连接，μ值计算电路输出的μ值连接到LMS滤波器电路的第三个输入端，LMS滤波器电路的输出信号y(n)连接到输出调整电路的一个输入端，该输出调整电路的另一个输入端与信号转换电路的调整信号m相连接，其输出端输出去除噪声的信号Y(n)，所述的信号转换电路包括原始信号转换电路及噪声信号转换电路，其中原始信号转换电路由比较器1、寄存器1、除法器1、移位寄存器1、寄存器2依次连接构成，原始信号s(n)分别连接到比较器1的一个输入端和除法器1的被除数端，寄存器1的输出端还与比较器1的另一个输入端相连接，寄存器2输出转换后的输入信号s1(n)；噪声信号转换电路由比较器2、寄存器3、除法器2、移位寄存器2、寄存器4依次连接构成，噪声输入r(n)分别连接到比较器2的一个输入端和除法器2的被除数端，寄存器3的输出端还分别与比较器2的另一个输入端及整数乘法器1的一个输入端相连接，移位寄存器2的另一个输出端与整数乘法器1的另一个输入端相连接，寄存器4输出转换后的参考信号r1(n)，整数乘法器1输出调整信号m。