发明名称 |
内存及存储装置 |
摘要 |
一种内存及存储装置。所述内存包括多个字符线、一第一、第二及第三位线以及多个存储单元,字符线依序平行排列,第一、第二及第三位线垂直字符线,并依序平行排列,每一存储单元对应一字符线以及一位线。每一对应到第一位线的存储单元所对应的字符线不同于对应到第二位线的存储单元所对应的字符线。由于交错排列内存内的存储单元,故可避免相邻的位线受到噪声干扰(因耦合电容所引起)。再者,也不需额外设置上拉负载。因此,可减少组件成本,亦不会增加内存的功率损耗。 |
申请公布号 |
CN101877240A |
申请公布日期 |
2010.11.03 |
申请号 |
CN200910136962.9 |
申请日期 |
2009.04.30 |
申请人 |
世界先进积体电路股份有限公司 |
发明人 |
陈瑞隆 |
分类号 |
G11C11/21(2006.01)I;G11C11/40(2006.01)I;G11C7/06(2006.01)I |
主分类号 |
G11C11/21(2006.01)I |
代理机构 |
北京三友知识产权代理有限公司 11127 |
代理人 |
任默闻 |
主权项 |
一种存储装置,其特征在于,所述装置包括:一内存,包括:多个字符线,依序平行排列;一第一、第二及第三位线,垂直所述这些字符线,并依序平行排列;多个存储单元,每一存储单元对应一字符线以及一位线,其中每一对应到所述第一位线的存储单元所对应的字符线不同于对应到所述第二位线的存储单元所对应的字符线;以及一读取电路,耦接所述内存,用以读取所述内存所储存的数据。 |
地址 |
中国台湾新竹科学工业园区 |