| 主权项 |
一种时脉切换电路，用以切换输出一第一时脉信号或一第二时脉信号，包括：一时脉切换控制装置，根据一时脉选择信号(clk_sel)产生一时脉选择储存信号(mux_sel)、一第一启动信号(clk_a_gat_en)和一第二启动信号(clk_b_gat_en)；一多工器，根据上述时脉选择储存信号决定输出一第三时脉信号(clk_a_gated)或一第四时脉信号(clk_b_gated)；一第一时脉闸控单元，接收上述第一时脉信号，并根据上述第一启动信号(clk_a_gat_en)决定是否输出对应于上述第一时脉信号之上述第三时脉信号(clk_a_gated)和输出一第一闸启动信号(clk_a_gat_en_f)；一第二时脉闸控单元，接收上述第二时脉信号，并根据上述第二启动信号(clk_b_gat_en)决定是否输出对应于上述第二时脉信号之上述第四时脉信号(clk_b_gated)和输出一第二闸启动信号(clk_b_gat_en_f)；一第一同步装置，根据一参考时脉信号clk同步上述第一闸启动信号以产生一第一回授启动信号(syncback_clk_a_gat_en)给上述时脉切换控制装置；以及一第二同步装置，根据上述参考时脉信号(clk)同步上述第二闸启动信号以产生一第二回授启动信号(syncback_clk_b_gat_en)给上述时脉切换控制装置。如申请专利范围第1项所述之时脉切换电路，其中上述第一时脉闸控单元包括：一第一正反器，根据上述第一启动信号和上述第一时脉信号以产生一第一正反器信号；一第二正反器，根据上述第一正反器信号和上述第一时脉信号以产生一第二正反器信号；一第一反相器，反相上述第一时脉信号以产生一反相第一时脉信号；一第三正反器，根据上述第二正反器信号和上述反相第一时脉信号以产生上述第一闸启动信号；以及一第一及逻辑闸根据上述第一闸启动信号和上述第一时脉信号输出对应于上述第一时脉信号之上述第三时脉信号。如申请专利范围第2项所述之时脉切换电路，其中上述第二时脉闸控单元包括：一第四正反器，根据上述第二启动信号和上述第二时脉信号以产生一第四正反器信号；一第五正反器，根据上述第四正反器信号和上述第二时脉信号以产生一第五正反器信号；一第二反相器，反相上述第二时脉信号以产生一反相第二时脉信号；一第六正反器，根据上述第五正反器信号和上述反相第二时脉信号以产生上述第二闸启动信号；以及一第二及逻辑闸根据上述第二闸启动信号和上述第二时脉信号输出对应于上述第二时脉信号之上述第四时脉信号。如申请专利范围第3项所述之时脉切换电路，更包括一及逻辑闸接收上述第一闸启动信号和上述第二闸启动信号以产生一切换完成信号(clk_sw_done)。如申请专利范围第1项所述之时脉切换电路，其中上述第一同步装置包括：一第七正反器，根据上述第一闸启动信号和上述参考时脉信号产生一第七正反器信号；以及一第八正反器，根据上述第七正反器信号和上述参考时脉信号以产生上述第一回授启动信号。如申请专利范围第1项所述之时脉切换电路，其中上述第二同步装置包括：一第九正反器，根据上述第二闸启动信号和上述参考时脉信号产生一第九正反器信号；以及一第十正反器，根据上述第九正反器信号和上述参考时脉信号以产生上述第二回授启动信号。如申请专利范围第1项所述之时脉切换电路，其中上述时脉切换控制装置更包括一储存单元和一时脉切换控制单元，其中上述时脉切换控制单元根据上述时脉选择信号、上述参考时脉信号、上述第一回授启动信号和上述第二回授启动信号产生上述第一启动信号、上述第二启动信号和一储存信号(mux_sel_hold)。如申请专利范围第7项所述之时脉切换电路，其中上述储存单元包括一第一多工器和一第十一正反器，上述第一多工器接收上述时脉选择信号和上述时脉选择储存信号，并根据上述储存信号决定输出上述时脉选择信号或上述时脉选择储存信号至上述第十一正反器，上述第十一正反器根据上述参考时脉信号和来自上述第一多工器之输出信号产生上述时脉选择储存信号。如申请专利范围第7项所述之时脉切换电路，其中上述时脉切换控制单元更接收一第一时脉启动信号(clk_a_en)和一第二时脉启动信号(clk_b_en)。如申请专利范围第1项所述之时脉切换电路，其中上述时脉切换控制装置操作于一闲置状态或一切换状态。如申请专利范围第9项所述之时脉切换电路，其中上述时脉切换控制单元操作于一闲置状态或一切换状态。如申请专利范围第11项所述之时脉切换电路，其中当((上述时脉选择储存信号mux_sel！=上述时脉选择信号clk_sel)＆(上述第一回授启动信号syncback_clk_a_gat_en |上述第二回授启动信号syncback_clk_b_gat_en))为真时，上述时脉切换控制单元将从上述闲置状态转换成上述切换状态，并且上述储存信号(mux_sel_hold)=1、上述第一启动信号(clk_a_gat_en)=上述第一时脉启动信号(clk_a_en)以及上述第二启动信号(clk_b_gat_en)=上述第二时脉启动信号(clk_b_en)。如申请专利范围第11项所述之时脉切换电路，其中当！((上述时脉选择储存信号mux_sel！=上述时脉选择信号clk_sel)＆(上述第一回授启动信号syncback_clk_a_gat_en |上述第二回授启动信号syncback_clk_b_gat_en))为真时，上述时脉切换控制单元将一直处于上述闲置状态，并且上述储存信号(mux_sel_hold)=0、上述第一启动信号(clk_a_gat_en)=上述第一时脉启动信号(clk_a_en)以及上述第二启动信号(clk_b_gat_en)=上述第二时脉启动信号(clk_b_en)。如申请专利范围第11项所述之时脉切换电路，其中当！(上述第一回授启动信号syncback_clk_a_gat_en |上述第二回授启动信号syncback_clk_b_gat_en)为true时，上述时脉切换控制单元将从上述切换状态转换成上述闲置状态，并且上述储存信号(mux_sel_hold)=0、上述第一启动信号(clk_a_gat_en)=0以及上述第二启动信号(clk_b_gat_en)=0。如申请专利范围第11项所述之时脉切换电路，其中当(syncback_clk_a_gat_en | syncback_clk_b_gat_en)为true时，上述时脉切换控制单元一直处于上述切换状态，并且上述储存信号(mux_sel_hold)=1、上述第一启动信号(clk_a_gat_en)=0以及上述第二启动信号(clk_b_gat_en)=0。如申请专利范围第11项所述之时脉切换电路，其中当上述时脉切换控制单元侦测到上述时脉选择信号(clk_sel)有变化时，上述时脉切换控制单元从上述闲置状态转换成上述切换状态。如申请专利范围第11项所述之时脉切换电路，其中上述时脉切换控制单元侦测到上述时脉选择信号(clk_sel)有变化时，上述时脉切换控制装置会藉由上述第一启动信号(clk_a_gat_en)和上述第二启动信号(clk_b_gat_en)控制上述第一时脉闸控单元和上述第二时脉闸控单元停止输出上述第三时脉信号(clk_a_gated)和上述第四时脉信号(clk_b_gated)至上述多工器，之后根据上述时脉选择储存信号(mux_sel)切换上述多工器之输出，之后再藉由上述第一时脉闸控单元和上述第二时脉闸控单元分别输出上述第三时脉信号(clk_a_gated)和上述第四时脉信号(clk_b_gated)至上述多工器，上述多工器再根据上述时脉选择储存信号(mux_sel)输出对应于上述第一时脉信号(clk_a)之上述第三时脉信号(clk_a_gated)或对应于上述第二时脉信号(clk_b)之上述第四时脉信号(clk_b_gated)。一种时脉切换电路，用以在多个时脉信号之间进行切换，包括：一时脉切换控制单元，依据一时脉选择信号、一时脉选择储存信号及复数回授启动信号输出一储存信号及复数启动信号；复数时脉闸控单元，各时脉闸控单元分别接收上述启动信号及上述时脉信号之一，用以依据上述启动信号控制上述时脉信号之输出；一储存单元，接收上述储存信号及上述时脉选择信号，用以依据上述储存信号决定是否以上述时脉选择信号更新上述时脉选择储存信号；以及一多工器，依据上述时脉选择储存信号进行时脉信号切换；其中，上述时脉切换控制单元依据上述回授启动信号得知上述时脉闸控单元将对应的时脉信号稳定后，使上述储存单元依据上述时脉选择信号更新上述时脉选择储存信号。如申请专利范围第18项所述之时脉切换电路，当上述时脉切换控制单元接收的上述时脉选择信号与上述时脉选择储存信号不同，且藉由上述回授启动信号得知至少还有一个时脉信号未被稳定时，上述时脉切换控制单元关闭上述启动信号，以使对应之时脉闸控单元将接收的时脉信号稳定，当上述时脉切换控制单元接收的上述时脉选择信号与上述时脉选择储存信号不同，且藉由上述回授启动信号得知至少还有一个时脉信号未被稳定时，上述时脉切换控制单元致能上述储存信号，以使上述储存单元输出的上述时脉选择储存信号保持不变。如申请专利范围第18项所述之时脉切换电路，上述时脉切换控制单元接收的上述时脉选择信号与上述时脉选择储存信号不同，且依据上述回授启动信号得知上述时脉信号均已被稳定后，关闭上述储存信号以使上述储存单元输出的上述时脉选择储存信号与接收的上述时脉选择信号相同，上述时脉切换控制单元在依据上述回授启动信号得知上述时脉信号均已经被稳定，且上述时脉选择信号与上述时脉选择储存信号相同，则依据一时脉启动信号对应输出上述启动信号，以控制相应的上述时脉闸控单元将接收的上述时脉信号输出至上述多工器。如申请专利范围第18项所述之时脉切换电路，上述储存单元由一第一多工器及一正反器组成，且上述正反器的输出信号用作上述第一多工器的一个输入信号。如申请专利范围第18项所述之时脉切换电路，上述时脉切换控制单元依据一参考时脉信号进行各项操作。如申请专利范围第22项所述的时脉切换电路，上述参考时脉信号与复数时脉信号之间相互非同步。一种时脉切换电路，用以在多个时脉信号之间进行切换，包括：一多工器，用于依据一时脉选择储存信号自上述时脉信号选择其一以输出一时脉输出信号；一时脉切换控制单元，依据复数回授启动信号、一时脉选择信号及上述时脉选择储存信号输出一储存信号及复数启动信号，使得上述多工器在上述时脉信号均被稳定后依据上述时脉选择储存信号进行时脉信号切换；以及复数时脉闸控单元，分别依据上述时脉切换控制单元输出的上述启动信号决定是否将接收到的上述时脉信号正常输出到上述多工器。如申请专利范围第24项所述之时脉切换电路，若上述时脉切换控制单元接收的上述时脉选择信号与上述时脉选择储存信号不同，且藉由上述回授启动信号得知至少还有一个时脉信号未被稳定，则上述时脉切换控制单元致能上述储存信号以使上述时脉选择储存信号保持不变。如申请专利范围第24项所述之时脉切换电路，若上述时脉切换控制单元接收的上述时脉选择信号与上述时脉选择储存信号不同，且藉由上述回授启动信号得知上述时脉信号均被稳定，则上述时脉切换控制单元关闭上述储存信号以使上述多工器接收到的上述时脉选择储存信号与上述时脉选择信号相同。如申请专利范围第24项所述之时脉切换电路，若上述时脉切换控制单元在致能上述储存信号后，藉由上述回授启动信号得知至少还有一个时脉信号未被稳定，则上述时脉切换控制单元关闭上述启动信号，以使上述多工器接收到的上述时脉信号处于稳定状态。如申请专利范围第24项所述之时脉切换电路，若上述时脉切换控制单元在致能上述储存信号后，藉由上述回授启动信号得知上述时脉信号均被稳定，则上述时脉切换控制单元关闭上述储存信号，以使上述多工器接收到上述时脉选择储存信号与上述时脉选择信号相同。如申请专利范围第24项所述之时脉切换电路，若上述时脉切换控制单元所接收的上述时脉选择储存信号与上述时脉选择信号相同时致能上述启动信号，使上述时脉信号正常输出到上述多工器。如申请专利范围第24项所述之时脉切换电路，更包括一储存单元，用于依据上述储存信号输出上述时脉选择信号或上述时脉选择储存信号。如申请专利范围第30项所述之时脉切换电路，其中当上述储存信号被致能时，上述储存单元输出的上述时脉选择储存信号保持不变。一种时脉信号切换的方法，用以防止时脉切换时产生突波，包括：接收复数时脉信号；判断一时脉选择信号与一时脉选择储存信号是否相同，以决定时脉选择信号是否改变；侦测一回授启动信号，以判断上述时脉信号是否被稳定；以及当上述时脉选择信号改变且至少有一个上述时脉信号未被稳定时，致能一储存信号以使上述时脉选择储存信号保持不变及关闭一启动信号以使上述时脉信号稳定。如申请专利范围第32项所述之时脉信号切换方法，更包括：若上述时脉选择信号与上述时脉选择储存信号不同，而上述时脉信号均被稳定，则关闭上述储存信号以使上述时脉选择储存信号与上述时脉选择信号相同。如申请专利范围第33项所述之时脉信号切换方法，更包括：若上述时脉信号均被稳定，且上述时脉选择信号与上述时脉选择储存信号相同，则关闭上述启动信号使上述时脉信号正常输出；以及依据时脉选择储存信号进行时脉信号切换。如申请专利范围第32项所述之时脉信号切换方法，更包括：若上述时脉选择信号与上述时脉选择储存信号不同，且上述时脉信号均被稳定，则关闭上述储存信号与上述启动信号；以及依据上述时脉选择储存信号进行时脉信号切换。如申请专利范围第32项所述之时脉信号切换方法，更包括：根据上述启动信号及相应的上述时脉信号产生一闸启动信号。如申请专利范围第36项所述之时脉信号切换方法，更包括：上述闸启动信号经同步后形成上述回授启动信号。 |
