| 主权项 |
一种驱动电路，由一时序信号控制以驱动一液晶显示器之复数条扫瞄线，且该驱动电路包含复数个循序连接之驱动电路单元，其中每一该些驱动电路单元包括：一输入单元，接收一启始信号以产生一第一信号；一输出单元，耦接该输入单元，并接收该时序信号以及该第一信号以输出一输出讯号，且将该输出讯号传送至下一级驱动电路单元作为下一级之启始信号；一第一控制单元，耦接该输入单元、该输出单元以及一电压源，并接收下一级驱动电路单元之输出讯号而由下一级驱动电路单元之输出讯号所启动，以拉降该输出单元所输出之该输出讯号；一第二控制单元，耦接该输入单元、该输出单元以及该电压源，并接收下二级驱动电路单元之输出讯号；以及一拉降电路，耦接该输入单元、该输出单元以及该电压源，以根据该时序信号拉降该输出单元所输出之该输出讯号。如申请专利范围第1项所述之驱动电路，其中该输出单元更包含：一第一电晶体，其中该第一电晶体之闸极端耦接该输入单元以接收该第一信号，该第一电晶体之第一源汲极端接收该时序信号，该第一电晶体之第二源汲极端输出该输出讯号以作为下一级驱动电路单元之启始信号，且该输出讯号系一驱动讯号用以驱动该扫瞄线。如申请专利范围第2项所述之驱动电路，其中该第二控制单元更包含：一第二电晶体，其中该第二电晶体之闸极端接收下二级驱动电路单元之驱动讯号，该第二电晶体之第二源汲极端耦接该电压源，该第二电晶体之第一源汲极端耦接该第一电晶体之闸极端。如申请专利范围第2项所述之驱动电路，其中该第二控制单元更包含：一第三电晶体，其中该第三电晶体之闸极端接收下二级驱动电路单元之驱动讯号，该第三电晶体之第二源汲极端耦接该电压源，该第三电晶体之第一源汲极端耦接该第一电晶体之第二源汲极端。如申请专利范围第2项所述之驱动电路，其中该第二控制单元更包含：一第四电晶体，其中该第四电晶体之闸极端接收下二级驱动电路单元之驱动讯号，该第四电晶体之第二源汲极端耦接该电压源，该第四电晶体之第一源汲极端耦接该第一电晶体之闸极端；以及一第五电晶体，其中该第五电晶体之闸极端接收下二级驱动电路单元之驱动讯号，该第五电晶体之第二源汲极端耦接该电压源，该第五电晶体之第一源汲极端耦接该第一电晶体之第二源汲极端。如申请专利范围第2项所述之驱动电路，其中该第一控制单元更包含：一第六电晶体，其中该第六电晶体之闸极端接收下一级驱动电路单元之驱动讯号，该第六电晶体之第二源汲极端耦接该电压源，该第六电晶体之第一源汲极端耦接该第一电晶体之闸极端；以及一第七电晶体，其中该第七电晶体之闸极端接收下一级驱动电路单元之驱动讯号，该第七电晶体之第二源汲极端耦接该电压源，该第七电晶体之第一源汲极端耦接该第一电晶体之第二源汲极端。如申请专利范围第2项所述之驱动电路，其中该输入单元更包含：一第八电晶体，其中该第八电晶体之闸极端与第一源汲极端接收上一级驱动电路单元之驱动讯号，该第八电晶体之第二源汲极端耦接该第一电晶体之闸极端。如申请专利范围第1项所述之驱动电路，其中该输出单元更包含：一第九电晶体，其中该第九电晶体之闸极端耦接该输入单元以接收该第一信号，该第九电晶体之第一源汲极端接收该时序信号，该第九电晶体之第二源汲极端输出一驱动讯号用以驱动该扫瞄线；以及一第十电晶体，其中该第十电晶体之闸极端耦接该输入单元以接收该第一信号，该第十电晶体之第一源汲极端接收该时序信号，该第十电晶体之第二源汲极端输出该输出讯号，且该输出讯号系一进位讯号用以作为下一级驱动电路单元之启始信号。如申请专利范围第8项所述之驱动电路，其中该第二控制单元更包含：一第十一电晶体，其中该第十一电晶体之闸极端接收下二级驱动电路单元之进位讯号，该第十一电晶体之第二源汲极端耦接该电压源，该第十一电晶体之第一源汲极端耦接该第十电晶体之闸极端。如申请专利范围第8项所述之驱动电路，其中该第二控制单元更包含：一第十二电晶体，其中该第十二电晶体之闸极端接收下二级驱动电路单元之进位讯号，该第十二电晶体之第二源汲极端耦接该电压源，该第十二电晶体之第一源汲极端耦接该第九电晶体之第二源汲极端。如申请专利范围第8项所述之驱动电路，其中该第二控制单元更包含：一第十三电晶体，其中该第十三电晶体之闸极端接收下二级驱动电路单元之进位讯号，该第十三电晶体之第二源汲极端耦接该电压源，该第十三电晶体之第一源汲极端耦接该第十电晶体之闸极端；以及一第十四电晶体，其中该第十四电晶体之闸极端接收下二级驱动电路单元之进位讯号，该第十四电晶体之第二源汲极端耦接该电压源，该第十四电晶体之第一源汲极端耦接该第九电晶体之第二源汲极端。如申请专利范围第8项所述之驱动电路，其中该第一控制单元更包含：一第十五电晶体，其中该第十五电晶体之闸极端接收下一级驱动电路单元之进位讯号，该第十五电晶体之第二源汲极端耦接该电压源，该第十五电晶体之第一源汲极端耦接该第十电晶体之闸极端；以及一第十六电晶体，其中该第十六电晶体之闸极端接收下一级驱动电路单元之进位讯号，该第十六电晶体之第二源汲极端耦接该电压源，该第十六电晶体之第一源汲极端耦接该第九电晶体之第二源汲极端。如申请专利范围第8项所述之驱动电路，其中该输入单元更包含：一第十七电晶体，其中该第十七电晶体之闸极端与第一源汲极端接收上一级驱动电路单元之进位讯号，该第十七电晶体之第二源汲极端耦接该第十电晶体之闸极端。如申请专利范围第1项所述之驱动电路，其中该时序信号更包括一正相时序信号以及一反相时序信号。如申请专利范围第14项所述之驱动电路，其中该正相时序信号以及该反相时序信号系由同一时脉信号衍生而来且彼此相位相反。如申请专利范围第14项所述之驱动电路，其中任相邻之两驱动电路单元，其中之一驱动电路单元接收该正相时序信号，另一驱动电路单元接收该反相时序信号。如申请专利范围第14项所述之驱动电路，其中该拉降电路更包括一正相拉降电路以及一反相拉降电路，且该正相拉降电路接收该正相时序信号，该反相拉降电路接收该反相时序信号。如申请专利范围第1项所述之驱动电路，其中该驱动电路更包含：复数个第三控制单元，分别与该些驱动电路单元耦接，并接收下二级驱动电路单元之输出讯号，且位于一液晶显示面板中相对于该驱动电路之一端。如申请专利范围第18项所述之驱动电路，其中每一该些第三控制单元包含一电晶体，其中该电晶体之闸极端接收下二级驱动电路单元之输出讯号，该电晶体之第一源汲极端耦接该驱动电路单元，该电晶体之第二源汲极端耦接该电压源。 |
