发明名称 电晶体及将其制造于半导体基材上的方法
摘要
申请公布号 TWI332706 申请公布日期 2010.11.01
申请号 TW095135820 申请日期 2006.09.27
申请人 英特尔股份有限公司 发明人 杰克 卡瓦李耶罗;贾斯丁 布雷斯科;布莱恩 道尔;苏门 戴塔;马修 梅兹;罗伯特 赵;安姆伦 马吉姆达;金宾毅;马可 拉多撒福杰维克
分类号 H01L29/772 主分类号 H01L29/772
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 一种电晶体,包含:一半导体主体,具有相对侧面及一上表面,及一通道区域安置在一源极及一汲极区域之间,该半导体主体在该上表面与该等相对侧面间有圆角化转角,该等转角系被圆角化,使得在次临限闸极电压下,在通道区域中,没有超出30%的总电荷被安置在该等转角中,具有该通道区域的该半导体部份被掺杂至3×1018原子每立方公分或更少之位准;一高k闸极绝缘,安置在该通道区域上的主体上;及一金属闸极,安置在该闸极绝缘上。如申请专利范围第1项所述之电晶体,其中该半导体主体系形成在一单体单结晶基材上。如申请专利范围第1项所述之电晶体,其中该半导体主体系被形成在一埋入氧化物层上。一种将电晶体制造于半导体基材上的方法,该方法包含步骤:(a)形成一矽主体,具有上表面及相对侧面,藉以在该上表面与侧面间,界定转角区域;(b)在该主体上,成长一氧化物层;(c)湿式蚀刻该主体,藉以圆角化该等转角;及(d)如果该等转角区域的曲率半径并未被圆角化至4.0nm或更大且曲率半径小于10nm,则重覆步骤(b)及(c)。如申请专利范围第4项所述之方法,其中该主体包含矽。如申请专利范围第4项所述之方法,其中该在通道区域中之该主体的掺杂位准为3×1018原子每立方公分或更少。如申请专利范围第6项所述之方法,包含在该通道区域上,形成高k绝缘层。如申请专利范围第7项所述之方法,包含在该绝缘层上,形成一金属闸极。如申请专利范围第4项所述之方法,包含在该主体中之通道区域上,形成一高k绝缘层。如申请专利范围第9项所述之方法,包含在该绝缘层上,形成一金属闸极。
地址 美国