| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明提供半导体器件及其制造方法，目的是在SiCMOSFET中减小沟道长度的不一致。本发明的半导体器件具备：设置在碳化硅基板上的第1导电类型的第1碳化硅层(2)；形成于第1碳化硅层(2)上的第2导电类型的第2碳化硅层(3)；在第2碳化硅层(3)的表面以预定的间隔相向地设置，具有同一浓度、同一深度的第1导电类型的第1和第2碳化硅区域(4、5)；贯通第1碳化硅区域(1)和第2碳化硅层(3)，到达第1碳化硅层的第3碳化硅区域(9)；在第1和第2碳化硅区域(4、5)上以及被第1和第2碳化硅区域夹着的第2碳化硅层(3)上连续地形成的栅绝缘膜(101)；以及形成于栅绝缘膜(101)上的栅电极(11)。 | ||
| 申请公布号 | CN101393934B | 申请公布日期 | 2010.10.27 |
| 申请号 | CN200810215916.3 | 申请日期 | 2008.09.09 |
| 申请人 | 株式会社东芝 | 发明人 | 河野洋志;四户孝;太田千春;西尾让司 |
| 分类号 | H01L29/78(2006.01)I;H01L29/739(2006.01)I;H01L29/06(2006.01)I;H01L29/423(2006.01)I;H01L21/336(2006.01)I;H01L21/331(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 陈海红;段承恩 |
| 主权项 | 一种半导体器件，其是采用碳化硅基板的高耐压半导体器件，其特征在于，具备：具有第1和第2主面的碳化硅基板；设置于上述碳化硅基板的上述第1主面的第1导电类型的第1碳化硅层；形成于上述第1碳化硅层上的第2导电类型的第2碳化硅层；在上述第2碳化硅层的内部表面以预定的间隔相向地设置，具有同一浓度、同一深度的第1导电类型的第1和第2碳化硅区域；贯通上述第1碳化硅区域和上述第2碳化硅层，到达上述第1碳化硅层的第3碳化硅区域；在上述第1和第2碳化硅区域上以及被上述第1和第2碳化硅区域夹着的上述第2碳化硅层上，连续地形成的栅绝缘膜；形成于上述栅绝缘膜上的栅电极；形成于上述第2碳化硅区域的表面的第1导电类型的第1接触区域；形成于上述第2碳化硅区域的表面，被形成为贯通上述第2碳化硅区域而到达上述第2碳化硅层的第2导电类型的第2接触区域；形成于上述第1和第2接触区域上的第1主电极；以及形成于上述碳化硅基板的上述第2主面的第2主电极。 | ||
| 地址 | 日本东京都 | ||