一种可减小衬底电流的LDMOS器件及其制造方法

摘要

本发明提供一种可减小衬底电流的LDMOS器件及其制造方法，该器件包括硅衬底、高压阱、源极、源极漂移区、漏极、漏极漂移区、栅极及其侧墙，该源极和漏极分别通过设置在源极漂移区和漏极漂移区的近栅沟槽隔离结构与栅极隔离。现有技术中近栅沟槽隔离结构靠近栅极的部分较厚且其厚度与远离栅极的部分厚度相同，从而造成靠近栅极的部分上等势线较密集和电场强度较大，进而造成LDMOS器件衬底电流较大。本发明中该近栅沟槽隔离结构具有靠近栅极的第一隔离单元和远离栅极的第二隔离单元，该第一隔离单元的厚度小于第二隔离单元的厚度。本发明有效降低了第一隔离单元的电场强度和由该电场激发的热载流子的数量，并有效降低了LDMOS器件的衬底电流。

主权项

一种可减小衬底电流的LDMOS器件，包括硅衬底、高压阱、源极、源极漂移区、漏极、漏极漂移区、栅极及其侧墙，该高压阱形成在该硅衬底中，该源极漂移区和漏极漂移区形成在该高压阱中且排布在栅极两侧，该源极和漏极分别形成在该源极漂移区和漏极漂移区中，该源极和漏极分别通过设置在源极漂移区和漏极漂移区的近栅沟槽隔离结构与栅极隔离，其特征在于，该近栅沟槽隔离结构包括靠近栅极的第一隔离单元和远离栅极的第二隔离单元，该第一隔离单元的厚度小于该第二隔离单元的厚度。