发明名称 利用可编程优先级值的中断控制器
摘要 为中断控制器(2)提供优先级寄存器(6),优先级寄存器(6)存储用于确定接收的中断信号I0-I9之间的优先级次序的优先级值P0-P9。在试图进行访问时,优先级值访问电路(10)根据优先级值管理器(16、18)来提供至存储的优先级值的多个映射。以此方式,可以对第一优先级值管理器(18),例如安全操作系统赋予对最高优先级值的独占访问权,而可以对第二优先级值管理器(16),例如非安全操作系统赋予对一定优先级值范围的访问权,该优先级值范围按属于较低优先级来存储,并且该优先级值范围由非安全操作系统写或读,使非安全操作系统看上去具有不同的(例如更高的)优先级级别。
申请公布号 CN101331468B 申请公布日期 2010.10.27
申请号 CN200680047728.3 申请日期 2006.10.24
申请人 ARM有限公司 发明人 D·凯肖;R·R·格里森斯怀特;S·D·比尔斯;D·H·曼塞尔
分类号 G06F13/24(2006.01)I 主分类号 G06F13/24(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 朱海煜;陈景峻
主权项 一种中断控制器,包括:多个优先级寄存器,每个优先级寄存器可操作以用于存储与多个中断信号中的一个或多个中断信号关联的优先级值;优先级寄存器访问电路,可操作以用于提供对所述多个优先级寄存器内存储的优先级值的访问;以及优先级化电路,可操作以用于在断言多个中断信号时根据所述多个优先级寄存器中存储的相应优先级值而在所述多个中断信号之间进行优先级化;其中所述优先级寄存器访问电路响应于从第一优先级值管理器接收的访问请求,而在所述第一优先级值管理器访问的优先级值与所述多个优先级寄存器中存储的优先级值之间应用第一映射;以及所述优先级寄存器访问电路响应于从第二优先级值管理器接收的访问请求,而在所述第二优先级值管理器访问的优先级值与所述多个优先级寄存器中存储的优先级值之间应用第二映射,所述第二映射不同于所述第一映射。
地址 英国剑桥郡