| 发明名称 | 一种抑制SOI浮体效应的MOS结构及其制作方法 | ||
| 摘要 | 本发明公开了一种抑制SOI浮体效应的MOS结构，其包括：衬底、位于衬底之上的埋层绝缘层、位于埋层绝缘层之上的有源区；所述有源区包括体区、分别位于体区两端的第一导电类型源区和第一导电类型漏区；在体区之上设有栅区，其中，所述有源区还包括位于第一导电类型源区与埋层绝缘层之间的重掺杂第二导电类型区。制作本结构时，可通过掩膜版向第一导电类型源区的位置进行离子注入，使第一导电类型源区下部、埋层绝缘层之上的区域形成重掺杂第二导电类型区。本发明在有效抑制浮体效应的同时，具有不会增加芯片面积，制造工艺与常规CMOS工艺相兼容等优点。 | ||
| 申请公布号 | CN101872737A | 申请公布日期 | 2010.10.27 |
| 申请号 | CN201010102139.9 | 申请日期 | 2010.01.28 |
| 申请人 | 中国科学院上海微系统与信息技术研究所 | 发明人 | 陈静;罗杰馨;伍青青;肖德元;王曦 |
| 分类号 | H01L21/74(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L21/74(2006.01)I |
| 代理机构 | 上海光华专利事务所 31219 | 代理人 | 余明伟;尹丽云 |
| 主权项 | 一种抑制SOI浮体效应的MOS结构，包括：衬底、位于所述衬底之上的埋层绝缘层、位于所述埋层绝缘层之上的有源区；所述有源区包括体区、分别位于所述体区两端的第一导电类型源区和第一导电类型漏区；所述体区之上设有栅区，其特征在于：所述有源区还包括位于所述第一导电类型源区与所述埋层绝缘层之间的重掺杂第二导电类型区，所述重掺杂第二导电类型区分别与所述第一导电类型源区、所述埋层绝缘层以及所述体区相接触。 | ||
| 地址 | 200050 上海市长宁区长宁路865号 | ||