发明名称 阵列基底及具有该阵列基底的显示装置
摘要 本发明公开了一种阵列基底及具有该阵列基底的显示装置,该阵列基底包括第一薄膜晶体管(TFT)、第二TFT、第一像素电极、第二像素电极和存储线。第一TFT电连接到栅极线和数据线。第二TFT电连接到栅极线和数据线。第一像素电极电连接到第一TFT。第二像素电极电连接到第二TFT。以与第一像素电极和第二像素电极叠置的关系设置存储线的位置。所述叠置限定存储线的与第一像素电极相关的第一区域和存储线的与第二像素电极相关的第二区域。因此,不同的电压被施加到第一像素电极和第二像素电极,从而可以增大视角。
申请公布号 CN101140943B 申请公布日期 2010.10.27
申请号 CN200710149209.4 申请日期 2007.09.07
申请人 三星电子株式会社 发明人 金东奎
分类号 H01L27/12(2006.01)I;H01L23/522(2006.01)I;G02F1/1362(2006.01)I 主分类号 H01L27/12(2006.01)I
代理机构 北京铭硕知识产权代理有限公司 11286 代理人 郭鸿禧;邱玲
主权项 一种阵列基底,包括:第一薄膜晶体管,电连接到栅极线和数据线;第二薄膜晶体管,电连接到栅极线和数据线;第一像素电极,电连接到第一薄膜晶体管;第二像素电极,电连接到第二薄膜晶体管;存储线,以与第一像素电极和第二像素电极叠置的关系设置存储线的位置,其中,所述叠置限定存储线的与第一像素电极相关的第一区域和存储线的与第二像素电极相关的第二区域,其中,第一区域的大小不同于第二区域的大小,其中,栅极线沿着第一方向形成,数据线沿着不同于第一方向的第二方向形成,从而形成多个像素单元区,第一像素电极和第二像素电极形成在每个像素单元区中,存储线包括第一存储支线和第二存储支线,第一存储支线与第一像素电极和第二像素电极中的设置在奇数列中的第一像素电极和第二像素电极叠置,第二存储支线与第一像素电极和第二像素电极中的设置在偶数列中的第一像素电极和第二像素电极叠置。
地址 韩国京畿道水原市灵通区梅滩3洞416