发明名称 以电浆增强化学气相沉积制造具低应力之低K值介电质的低温制程
摘要
申请公布号 TWI332240 申请公布日期 2010.10.21
申请号 TW094128998 申请日期 2005.08.24
申请人 应用材料股份有限公司 发明人 任康树;黄李丽华;史密特法兰丝玛;夏立群
分类号 H01L21/31 主分类号 H01L21/31
代理机构 代理人 蔡坤财 台北市中山区松江路148号11楼;李世章 台北市中山区松江路148号11楼
主权项 一种沉积碳掺杂氧化矽薄膜之方法,其包含:使一含矽先质与一含碳先质在电浆存在下混合,以沉积成一碳掺杂氧化矽层,其应力约20 MPa或更低;其中所沉积的碳掺杂氧化矽层包含一致孔剂(pyrogen),且该方法更包含:以热退火处理该所沉积的碳掺杂氧化矽膜以释出该致孔剂。如申请专利范围第1项所述之方法,其中该混合步骤系在压力约2-10 Torr下进行。如申请专利范围第1项所述之方法,其中该混合步骤系在晶圆与面板间距约300-1000 mil的情形下进行。如申请专利范围第1项所述之方法,其中该电浆是藉由施用约200-1500 W之RF功率来维持。如申请专利范围第1项所述之方法,其中该混合步骤系在温度低于300℃下进行。如申请专利范围第1项所述之方法,其中该致孔剂包含一直链状的有机分子。如申请专利范围第1项所述之方法,其中该致孔剂包含一环状有机分子。如申请专利范围第1项所述之方法,其中该热退火处理包含对该所沉积的碳掺杂氧化矽膜施用一热能。如申请专利范围第1项所述之方法,其中该热退火处理包含对所沉积的该碳掺杂氧化矽膜施用一电子束。如申请专利范围第9项所述之方法,其中该碳掺杂氧化矽膜之介电常数在施用电子束后为3.0或更低。一种介电膜,其包含:一碳-掺杂氧化矽膜,其应力为20 MPa或更低,其中该膜包含多个因释出该致孔剂而产生的奈米孔隙,该致孔剂在电浆存在下,以含矽前驱物与含碳前驱物之组合物沉积于膜。如申请专利范围第11项所述之介电膜,其介电常数K值为3或更低。一种互连金属化结构,其包含:一第一金属层;一碳掺杂氧化矽层,其系覆盖在该第一金属层之上,该碳掺杂氧化矽层之应力为20 MPa或更低,且包含多个因释出该致孔剂而产生的奈米孔隙,该致孔剂在电浆存在下,以含矽前驱物与含碳前驱物之组合物沉积于膜;以及一第二金属层,其系覆盖在该碳掺杂氧化矽层上。如申请专利范围第13项所述之互连金属化结构,其中该第一及第二金属层至少其中之一系选自包括铜及铝所构成之群组中。如申请专利范围第13项所述之互连金属化结构,其中该碳掺杂氧化矽膜之介电常数K值为3或更低。
地址 美国