逻辑测试机以及同时测量多个受测装置的延迟时间的方法

摘要

本发明提供一种逻辑测试机以及同时测量多个受测装置的延迟时间的方法。该逻辑测试机耦接至多个受测装置，包括一函数产生器以及一波形比较器。该函数产生器产生一起始码序列以输入至所述受测装置，以使所述受测装置的多个输出信号固定为一第一值，且产生一工作码序列以输入至所述受测装置，以触发所述受测装置的所述输出信号自该第一值转变为一第二值。该波形比较器当该工作码序列输入完毕时转换所述受测装置的所述输出信号为多个位流，分别计算所述位流中对应于该第一值的位数目，依据所述位数目分别估计所述受测装置的延迟时间以及输出所述受测装置的所述延迟时间。本发明可使操作者耗费较少的测试成本与测试时间。

主权项

一种逻辑测试机，其特征在于，耦接至多个受测装置，包括：一函数产生器，产生一起始码序列以输入至所述受测装置，以使所述受测装置的多个输出信号固定为一第一值，且产生一工作码序列以输入至所述受测装置，以触发所述受测装置的所述输出信号自该第一值转变为一第二值；以及一波形比较器，当该工作码序列输入完毕时转换所述受测装置的所述输出信号为多个位流，分别计算所述位流中对应于该第一值的位数目，依据所述位数目分别估计所述受测装置的延迟时间以及输出所述受测装置的所述延迟时间。