增强的微处理器或微控制器

摘要

本发明涉及一种微控制器装置，其具有：处理单元(CPU)；数据存储器，其与所述CPU耦合且划分成多个存储器库；多个特殊功能寄存器及通用寄存器，其可被存储器映射，其中至少以下特殊功能寄存器被存储器映射到所有存储器库：状态寄存器、库选择寄存器、多个间接存储器地址寄存器、工作寄存器及程序计数器高锁存器；且其中在发生上下文切换之后，所述CPU可操作以自动保存所述状态寄存器、所述库选择寄存器、所述多个间接存储器地址寄存器、所述工作寄存器及所述程序计数器高锁存器的内容，且在从所述上下文切换返回之后恢复所述状态寄存器、所述库选择寄存器、所述多个间接存储器地址寄存器、所述工作寄存器及所述程序计数器高锁存器的所述内容。

主权项

一种微处理器或微控制器装置，其包括：中央处理单元(CPU)；数据存储器，其与所述CPU耦合，其中所述数据存储器被划分成多个存储器库；及多个特殊功能寄存器及通用寄存器，其可被存储器映射到所述数据存储器，其中至少以下特殊功能寄存器被存储器映射到所有存储器库：状态寄存器、库选择寄存器、多个间接存储器地址寄存器、工作寄存器及程序计数器高锁存器；且其中在发生上下文切换之后，所述CPU可操作以自动保存所述状态寄存器、所述库选择寄存器、所述多个间接存储器地址寄存器、所述工作寄存器及所述程序计数器高锁存器的内容，且在从所述上下文切换返回之后恢复所述状态寄存器、所述库选择寄存器、所述多个间接存储器地址寄存器、所述工作寄存器及所述程序计数器高锁存器的所述内容。