延迟电路

摘要

本发明提供一种延迟电路，以使延迟时间不会依赖于电源电压，而使输入信号从低电平成为高电平时和从高电平成为低电平时的延迟时间相等。本发明的延迟电路的结构中包括：被输入输入信号的第一内部延迟电路；被输入反相输入信号的第二内部延迟电路；以及闩锁器，该闩锁器的置位端子与第一内部延迟电路的输出端子连接，且复位端子与第二内部延迟电路的输出端子连接，而输出端子与延迟电路的输出端子连接。

主权项

一种使输入信号延迟后输出的延迟电路，其特征在于：包括被输入所述输入信号的第一内部延迟电路、被输入将所述输入信号反相后的反相输入信号的第二内部延迟电路、以及被输入所述第一内部延迟电路及所述第二内部延迟电路的输出信号且输出所述延迟电路的输出信号的选择电路，所述第一内部延迟电路及所述第二内部延迟电路具备第一反相器和恒流反相器，所述第一反相器具备第一电流源、充电用开关、放电用开关和电容，所述充电用开关基于所述输入信号利用所述第一电流源对所述电容进行充电，所述放电用开关基于所述输入信号使所述电容放电，所述恒流反相器具备第二电流源和NMOS晶体管，当所述电容的电压成为基于所述NMOS晶体管的阈值电压的反相阈值电压以上时输出低电平的输出信号。