发明名称 |
存储装置和包括能够与主机电路电连接的存储装置的系统 |
摘要 |
提供一种提高实际数据和检错码的读出和写入效率的存储装置和包括能够与主机电路电连接的存储装置的系统。存储装置包括:非易失性的存储器单元阵列;以及存储器控制电路,其以N比特(N为2以上的预定整数)的访问单位执行存储器单元阵列的数据写入和数据读出。存储器单元阵列包括可改写区域以及只读区域。可改写区域以使构成访问单位的N比特中包含实际数据和检错码双方的方式构成。只读区域被划分成构成访问单位的N比特中包含实际数据的实际数据区域、以及构成访问单位的N比特中包含检错码的检错码区域。 |
申请公布号 |
CN101856912A |
申请公布日期 |
2010.10.13 |
申请号 |
CN201010151366.0 |
申请日期 |
2010.03.31 |
申请人 |
精工爱普生株式会社 |
发明人 |
小杉康彦 |
分类号 |
B41J2/175(2006.01)I |
主分类号 |
B41J2/175(2006.01)I |
代理机构 |
北京东方亿思知识产权代理有限责任公司 11258 |
代理人 |
柳春雷;南霆 |
主权项 |
一种存储装置,其与主机电路电连接,其中,所述存储装置包括:非易失性的存储器单元阵列;以及存储器控制电路,其在与所述主机电路之间收发数据,并且以N比特(N为2以上的预定整数)的访问单位执行所述存储器单元阵列的数据写入和数据读出,所述存储器单元阵列包括:允许数据写入和数据读出双方的可改写区域;以及不允许数据写入但允许数据读出的只读区域,所述可改写区域以使构成所述访问单位的N比特中包括实际数据和检错码双方的方式构成,所述只读区域被划分成构成所述访问单位的N比特中包含实际数据的实际数据区域、以及构成所述访问单位的N比特中包含检错码的检错码区域。 |
地址 |
日本东京都 |