一种非易失性存储器电路及其设计方法

摘要

一种非易失性存储器电路及其设计方法，将非易失性存储器电路内部的非易失性存储区空间进行分割，并赋予每个分存储区于不同的器件地址，具体工作时，电路首先对外部输入的器件地址进行判断，然后通过器件地址来判断应该对哪个分存储区进行操作。本发明对于单个器件需要存储的数据量相对较少，当器件数比较多的应用情况，可以很明显的降低使用成本。

主权项

一种非易失性存储器电路的设计方法，其特征在于非易失性存储器电路内部的非易失性存储区分为主存储区和辅助存储区两个存储区，主存储区和辅助存储区又各自分成数量相等的复数个分存储区；主存储区的各个分存储区分别对应不同的器件地址，辅助存储区的各分存储区和主存储区的各分存储区两两对应，并响应主存储区中与之对应的分存储区的器件地址；电路正常工作时，主存储区用来存储需要和外部其它电路交换的数据，辅助存储区则用来对外部输入且需要写入主存储区的数据和辅助存储区中对应该器件地址的数据进行比较，并根据比较结果选择将外部数据直接写入主存储区的对应器件地址的分存储区或者对主存储区的对应器件地址的分存储区的数据进行擦除操作。