发明名称 容差输入电路
摘要 本发明提供了一种容差输入电路(200;300;400;500),不论制造差异如何,都稳定工作,而不必调整输入电路(2)的阈值。该容差输入电路包括降压设备,该电压设备是由连接在输入垫(1)和输入电路之间的N沟道MOS晶体管(Tr3)所配置的。来自电源(VDD)的电压被提供到降压设备中的N沟道MOS晶体管的栅极,以将提供到输入垫的高电压信号的电压减小到电源电压或更低。电压减小后的信号被提供到输入电路。该容差输入电路包括背栅电压控制电路(4),用于在输入垫被提供高电压信号时,增大降压设备中的N沟道MOS晶体管的背栅电压。
申请公布号 CN1841931B 申请公布日期 2010.10.13
申请号 CN200510105861.7 申请日期 2005.09.29
申请人 富士通半导体股份有限公司 发明人 铃木丰树;富田光明;岩本雅博;宇野治
分类号 H03K19/0185(2006.01)I 主分类号 H03K19/0185(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 11258 代理人 赵淑萍
主权项 一种用于连接到电源(VDD)和输入垫(1)的容差输入电路(200;300),该容差输入电路包括输入电路(2)以及连接在所述输入垫和所述输入电路之间的降压设备,该降压设备包括第一N沟道MOS晶体管(Tr3),所述降压设备的第一N沟道MOS晶体管具有被提供了来自所述电源的电压的栅极,其中提供给所述输入垫的高电压信号的电压被所述降压设备减小到低于或等于所述电源的电压的值,并被提供给所述输入电路,所述第一N沟道MOS晶体管包括背栅,所述容差输入电路的特征在于:背栅电压控制电路(4),其连接到所述降压设备中的第一N沟道MOS晶体管的背栅,用于在所述输入垫被提供所述高电压信号时,增大所述降压设备中的第一N沟道MOS晶体管的背栅电压,其中所述背栅电压控制电路(4)包括第二N沟道MOS晶体管(Tr4;Tr7),该第二N沟道MOS晶体管连接在所述输入垫和所述降压设备中的第一N沟道MOS晶体管的背栅之间并且具有连接到所述电源的栅极。
地址 日本神奈川县