振荡器内部动态信号源闭环仿真方法

摘要

本发明涉及一种振荡器内部动态信号源闭环仿真方法。该方法由仿真系统的结构、仿真步骤、仿真判据和仿真算法组成。任何电路的仿真都需要有信号源，而振荡器的仿真系统从原理上只允许有内部信号源，即内源，任何外源的介入都将破坏振荡器的条件。本发明从任一谐振元件中等效出电压型或者电流型内源，并赋予振荡器同时具有传输和负阻功能，从原理上解决了振荡器闭环仿真传输特性和负阻特性的难题。内源具有动态的内阻，对应的仿真采用了广义散射参数的算法。本发明提供了电路振荡的组合判据。在仿真实例中通过成功仿真高损耗晶体振荡器介绍了内源接入电路的不同方法。本仿真方法适用于不同器件、组态振荡器的仿真，并可用于新仿真软件的开发。

主权项

一种用于振荡器仿真的方法，该方法包括仿真系统的结构、仿真步骤、仿真判据和仿真算法，其特征在于：A所述的仿真系统由内部信号源、具有负阻和传输特性的多端口电路网络构成，内部信号源，即内源，由电动势源和内阻串联、或者由电流源和内阻并联构成，内源的内阻为变量，内源与普通信号源的表现形式相同；B所述的仿真系统的结构分传输特性仿真结构、净阻特性仿真结构和节点阻抗特性仿真结构：b.1传输特性仿真结构传输特性仿真结构由上述任一类型内源串联接入振荡电路任一谐振元件支路，或者并联在振荡电路任一谐振元件电路上，并且在振荡电路输出端接入接收机所构成；b.1.1谐振元件接地时内源串联接入该谐振元件与地之间或者并联在该谐振元件上；b.1.2谐振元件不接地时引入理想变压器辅助：原、次边联接可以互换，原边和次边各侧两端点的联接也可以互换，理想变压器的次边串联接入该谐振元件支路或者并联在该谐振元件上，理想变压器的主边一端接地、另一端接内源；b.2净阻特性仿真结构在b.1传输特性仿真结构的基础上，将内源的电动势源短路后或者电流源开路后剩下源内阻，在原振荡电路其他端口恢复原端口阻抗，将内源内阻与谐振元件串联或者并联联接后的对外端点以外的其他所有元器件放入一个黑箱，将黑箱外与上述内源和谐振元件对外联接的引线作为黑箱等效元件Zx的引线；b.2.1净阻特性的等效串联回路结构内源内阻、与内源内阻串接的谐振元件、Zx三者串联，形成回路净阻的等效回路；b.2.1.1回路净阻的等效回路接地时将Zx以外的接地元件对地开路，在开路端接入Z参数测试源；b.2.1.2回路净阻等效回路不接地时将等效回路的任一元件一端开路，用理想变压器的次边联接开路两端点，主边的一端接地、另一端接Z参数测试源；b.2.2净阻特性的等效并联电路结构谐振元件、内源内阻、Zx三者并联形成并联净阻的等效电路；b.2.2.1并联净阻等效电路接地时Z参数测试源并联在b.2.2的等效电路上；b.2.2.2并联净阻等效电路不接地时理想变压器的次边并联在b.2.2等效电路上，主边的一端接地、另一端接Z参数测试源；b.2.3用并联仿真结构仿真等效串联回路的净阻b.2.3.1当b.2.1串联回路的任一元件接地时Z参数测试源并联在该接地元件上；b.2.3.2当b.2.1串联回路的元件不接地时理想变压器的次边并联在任一不接地回路元件上，主边的一端接地、另一端接Z参数测试源；b.2中所有Z参数测试源测得阻抗的实部为等效串联回路或者等效并联电路的净阻，在进行理想变压器的操作时，内源内阻以相同的串、并联方式接在理想变压器的任一侧的结果不变；b.3节点阻抗特性仿真结构在b.1传输特性仿真结构的基础上，将内源的电动势源短路后或者电流源开路后剩下源内阻，在原仿真电路其他端口恢复原端口阻抗；内源内阻的联接和节点阻抗的仿真测量接法如下：b.3.1内源串联在接地谐振元件支路中的节点阻抗测量接法将内源内阻串接在该支路中，在被测节点上接Z参数测试源；b.3.2内源串联在不接地谐振元件支路中的节点阻抗测量接法内源内阻不需要理想变压器的介入，直接串接在该支路中，在被测节点上接Z参数测试源；b.3.3内源并联在接地谐振元件上的节点阻抗测量接法将内源内阻并接在该谐振元件上，在被测节点上接Z参数测试源；b.3.4内源并联在不接地谐振元件上的节点阻抗测量接法内源内阻不需要理想变压器的介入，直接并接在该谐振元件上，在被测节点上接Z参数测试源；C所述的仿真算法使用广义散射参数算法，即S′参数算法；D所述的仿真步骤包括：使用S′算法计算，或者选择具有S′算法的通用线性仿真软件、并且根据所选软件的指令要求，选择所述的内源接入方式、Z参数测试源接入方式，建立振荡器的仿真电路图；通过计算，或者根据软件指令的要求，作出所述仿真电路的传输增益、传输相位、传输群延时、净阻、节点阻抗曲线；调节仿真电路元件的参数，使上述曲线满足本发明仿真判据的要求，这时所得元件参数和曲线即为所需的仿真结果；E所述的仿真判据为组合判据，需要在相同的稳态振荡频率上同时得到满足，它们是：a)所述的传输增益≈1，即≈0dB，所述的传输增益判据不限于≈1；b)所述的b.2内源串联回路的净阻＜0，或者所述的b.2内源并联电路的净阻＜0；c)所述的传输相位斜率＞0，或者所述的传输群延时GD＜0。