发明名称 | 高速缓存存储器处理器中的合并入口 | ||
摘要 | 本发明是关于高速缓存存储器(cache)处理性能的改善。在一些实施例(embodiments)中,刚进入的需求(request)会被比较而决定这几次需求是否相符(match)。如果相符,这些相符的需求将被合并(merged)。对其他实施例来说,一个进来的需求将与前一个入口(entry)比较而决定这个需求是否与入口相符。如果相符,这个需求将与入口合并。这些入口可以源于相符的高速缓存存储器存界(cache line);或者,可以源于不同的高速缓存存储器存界。 | ||
申请公布号 | CN1967506B | 申请公布日期 | 2010.10.06 |
申请号 | CN200610139887.8 | 申请日期 | 2006.09.19 |
申请人 | 威盛电子股份有限公司 | 发明人 | 焦阳;陈义平 |
分类号 | G06F12/08(2006.01)I | 主分类号 | G06F12/08(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 蒲迈文;黄小临 |
主权项 | 一种处理系统,包含:一执行单元池,具有多个执行单元;以及一高速缓存存储器,连接到该执行单元池,该高速缓存存储器包含:一第一输入缓冲器,于一个时钟周期期间自该执行单元池接收第一需求;一第二输入缓冲器,于该时钟周期期间自该执行单元池接收第二需求;一待决需求队列,用以保持一先前需求,该先前需求是于前一个时钟周期期间接收到的;一第一比较器,比较该第一需求和该第二需求以决定两者是否相符;一第二比较器,比较该第一需求和该先前需求以决定两者是否相符;一第三比较器,比较该第二需求和该先前需求以决定两者是否相符;一合并逻辑,当该第一需求与该第二需求相符时则将两者合并,当该第一需求与该先前需求相符时则更进一步将两者合并,当该第二需求与该先前需求相符时则更进一步将两者合并。 | ||
地址 | 中国台湾台北县 |