发明名称 |
集成电路和信息处理装置 |
摘要 |
当在猝发模式期间从主设备(1)接收了程序时,从设备(2)断定地址段还被当作数据段,并提取地址段中的数据作为程序。在猝发模式期间,从设备(2)将发送FIFO(222)作为接收FIFO(224)的扩展FIFO使用。 |
申请公布号 |
CN1581127B |
申请公布日期 |
2010.10.06 |
申请号 |
CN200410055827.9 |
申请日期 |
2004.08.04 |
申请人 |
日本电气株式会社 |
发明人 |
小田村聪 |
分类号 |
G06F13/38(2006.01)I;G06F9/445(2006.01)I |
主分类号 |
G06F13/38(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
傅康;叶恺东 |
主权项 |
一种具有通过串行通信从另一集成电路下载程序并执行该程序的CPU的集成电路,其中:该集成电路包括接口电路,用于当从上述另一集成电路下载和接收了包含程序的接收数据并且如果该接口电路被设置为猝发模式时,断定所述程序不仅被包含在接收数据的数据段中,而且被包括在除了该数据段的其它段中并且从该接收数据提取程序,其中接口电路包括:发送存储器,用于在正常模式期间存储要被发送到上述另一集成电路的发送数据;接收存储器,用于在正常模式期间存储包含在从上述另一集成电路接收的接收数据中的程序;以及定时控制电路,用于执行控制以便在正常模式期间只在接收存储器中存储包含在从上述另一集成电路接收的接收数据中的程序,并且在猝发模式期间,在发送存储器和接收存储器两者中存储包含在从上述另一集成电路接收的接收数据中的程序。 |
地址 |
日本东京都 |