堆叠及对位多个集成电路的方法及系统

摘要

一种堆叠及对位多个集成电路的方法及系统。该方法包含提供一具有至少一漏斗形插槽的第一集成电路，提供一第二集成电路，将第二集成电路至少一突出部与该至少一漏斗形插槽进行对位，以及将该第一集成电路与该第二集成电路进行结合。该系统包含具有至少一漏斗形插槽的第一集成电路，金属化扩散阻障层配置于该漏斗形插槽的内部，以及一第二集成电路，其中该至少一漏斗形插槽用以承接该第二集成电路的一突出部。由于插槽具有漏斗形状允许该上芯片或晶片及该下芯片或晶片进行主动对位，符合所需的精确度，因此降低该上及下芯片或晶片及受损的风险以及该堆叠及结合程序的所有成本。

主权项

一种堆叠及对位多个集成电路的方法，包含：提供一第一集成电路包含多个金属层，该第一集成电路具有至少一漏斗形插槽；提供一第二集成电路，该第二集成电路具有至少一突出部；将该至少一突出部与该至少一漏斗形插槽进行对位；以及将该第一集成电路与该第二集成电路进行结合。