一种基于二维正弦表的数控振荡器并行设计方法

摘要

本发明公开了一种基于二维正弦表的数控振荡器并行设计方法，第一步：建立一组二维正弦表，包含若干行，若干列数据；第二步：相位累加器在工作时钟的驱动下，根据频率控制字产生数字相位累加值，并输出给相位截断器；第三步：相位截断器对数字相位累加值进行截断，将相位累加值转换为查找表地址，并输出至二维正弦表；第四步：查找表地址作为列号用来查找二维正弦表，每次查找输出正弦表的一列数据，在工作时钟驱动下，连续输出得到M路并行的数字序列；本发明的这种新的并行数控振荡器设计方法，较现有的并行数控振荡器时延分辨率更高，相位连续性更好，硬件资源消耗量更少。

主权项

1.一种基于二维正弦表的数控振荡器并行设计方法，其特征在于：包括如下步骤：第一步：建立一组二维正弦表，包含若干行，若干列数据；每行的数据成员代表每路并行信号在正弦波单周期内的若干采样点，每列的数据成员代表每一时刻各路并行信号的正弦采样点，每一行相邻的两个数据成员间的相位差为每一列相邻的两个数据成员间的相位差为其中，f_CLK是工作时钟频率，f₀为数控振荡器的中心频率，M为并行信号的数目，H为二维正弦表的列数，即每个正弦波单周期内的采样点数；第二步：相位累加器在工作时钟的驱动下，根据频率控制字产生数字相位累加值，并输出给相位截断器；第三步：相位截断器对数字相位累加值进行截断，将相位累加值转换为查找表地址，并输出至二维正弦表；第四步：查找表地址作为列号用来查找二维正弦表，每次查找输出正弦表的一列数据，在工作时钟驱动下，连续输出得到M路并行的数字序列，数字序列的采样率为f_CLK，中心频率为f₀。