发明名称 一种基于流信任的高速转发路由器
摘要 一种基于流信任的高速转发路由器。设有顺次传送数据的接收网卡转发数据系统、流信任数据处理单元和数据转发系统,其中流信任数据处理单元包括:CPU用于处理运作,FLASH芯片用于储存软件代码且供CPU工作时读取数据,DDR芯片供CPU工作中临时存储数据,CPU根据FLASH芯片中读取数据和DDR芯片临时存储数据执行操作系统,CPU在操作系统工作正常后执行流信任数据处理单元的如下逻辑部分:用于解析数据、查询、判断、创建、记录流信息的识别单元、流信息记录装置和流信息;且逻辑部分执行时临时数据,也存储到DDR芯片中。减少了对数据包的重复检验和处理,减少处理复杂度和处理单元资源消耗;提高处理效率,极大降低系统负荷,提高产品的用户体验;且结构简单,可靠性高。可用于网吧、企业等网络信息的传输。
申请公布号 CN201601685U 申请公布日期 2010.10.06
申请号 CN200920297526.5 申请日期 2009.12.23
申请人 成都飞鱼星科技开发有限公司 发明人 周龙
分类号 H04L12/56(2006.01)I;H04L29/06(2006.01)I;H04L12/02(2006.01)I 主分类号 H04L12/56(2006.01)I
代理机构 成都市辅君专利代理有限公司 51120 代理人 刘冰心
主权项 一种基于流信任的高速转发路由器,包括:壳体、电源组件、主板;主板上有以太网接口(17)、处理器CPU(10)、交换芯片(8)、FLASH芯片(9)、DDR芯片(11)、单口PHY芯片(13);其特征是:1)设有顺次传送数据的接收网卡转发数据系统(18)、流信任数据处理单元(19)和数据转发系统(20);2)其中流信任数据处理单元(19)如下组成:所述处理器CPU用于处理运作;所述FLASH芯片用于储存软件代码且供CPU工作时读取数据,FLASH芯片通过LOCAL BUS总线(10.3)连接到CPU;所述DDR芯片供CPU工作中临时存储数据,DDR芯片通过DDR总线(10.4)连接到CPU;CPU根据FLASH芯片中读取数据和DDR芯片临时存储数据执行操作系统(19.4),CPU在操作系统工作正常后执行流信任数据处理单元的如下逻辑部分:用于解析数据、查询、判断、创建、记录流信息的识别单元(19.1)、流信息记录装置(19.2)和流信息(19.3);且逻辑部分执行时的临时保存数据,CPU也是通过DDR总线临时存储到DDR芯片中。
地址 610041 四川省成都市高新孵化园4号楼B座2层