非易失性半导体存储器件

摘要

本发明提供一种非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

主权项

非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于上述半导体衬底上的多个半导体柱；在上述多个半导体柱之间、沿列方向以条带状形成于上述半导体衬底上的、作为字线的多个第一传导区域；分别形成于上述多个半导体柱的顶上的多个第二传导区域；沿行方向与上述多个第二传导区域相连接的多个位线；分别形成在上述第一和第二传导区域之间的上述多个半导体柱上的、与上述第一和第二传导区域相接触的多个沟道区域；在通过上述半导体衬底上方的第一绝缘膜连续形成的、在上述多个半导体柱之间沿列方向对着上述多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于上述多个沟道区域上部的第二绝缘膜、在高于上述多个第三传导区域的位置上形成的多个电荷积累区域，其中，上述多个第二传导区域由n型硅形成，上述多个沟道区域由p型硅形成，且上述电荷积累区域是通过形成于上述半导体柱的侧表面上的氧化硅膜形成的氮化硅膜，上述电荷积累区域至少夹有位于上述多个第二传导区和上述多个沟道区域之间的p-n结界面。