薄膜晶体管阵列基板制造方法

摘要

本发明公开了一种薄膜晶体管阵列基板制造方法，通过在裸露的扫描配线上面直接沉积数据导电层，从而形成双层导电层配线，因此降低扫描配线的阻抗，在不降低开口率、不增加掩码数量、不增加各层膜厚的情况下，降低扫描配线的信号延迟，同时在不设置专门的修复线的情况下，可实现扫描配线断线的自修复。

主权项

一种薄膜晶体管基板的制造方法，包括扫描配线导电层、绝缘层、数据导电层、钝化绝缘层及透明导电层五道掩膜工艺，所述绝缘层的制造方法中采用包括多灰色调区，灰色调区，透光区图案的多灰阶掩膜基板，其特征在于，所述薄膜晶体管基板的制造方法包括如下步骤：(a)在绝缘基板上形成扫描配线导电层，所述扫描配线导电层包括扫描配线和共通电极线；(b)在所述扫描配线导电层上沉积绝缘层，所述绝缘层包括栅绝缘膜，涂布光刻胶，利用所述多灰阶掩膜基板进行曝光显影，所述透光区和扫描配线导电层上的扫描配线相对齐，所述灰色调区和扫描配线导电层上的共通电极线相对齐；(c)通过干刻将未受光刻胶保护的栅绝缘膜刻掉，从而使所述扫描配线裸露，而受光刻胶保护的栅绝缘膜则完全覆盖住所述共通电极线，接着去除光刻胶，形成最终的绝缘层；(d)在所述绝缘层上形成数据导电层，所述数据导电层与所述裸露扫描配线直接电接触，形成双层导电层配线；(e)在所述数据导电层上形成钝化绝缘层；(f)在所述钝化绝缘层上形成透明导电层。