发明名称 |
半导体装置 |
摘要 |
本发明提供一种半导体装置。按每个存储器单元列配置单元电源线(PVL0-PVLn),根据对应列的位线(BL0、/BL0-BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时,根据选择列的位线电位,将单元电源线设成浮置状态,变更其电压电平,并减小所选择的存储器单元的锁存能力,高速写入数据。从而,实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。 |
申请公布号 |
CN101853698A |
申请公布日期 |
2010.10.06 |
申请号 |
CN201010157113.4 |
申请日期 |
2006.05.23 |
申请人 |
株式会社瑞萨科技 |
发明人 |
新居浩二;大林茂树;牧野博之;石桥孝一郎;筱原寻史 |
分类号 |
G11C11/413(2006.01)I |
主分类号 |
G11C11/413(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
何欣亭;李家麟 |
主权项 |
一种半导体装置,其中设有:排列于某一方向的、分别构成静态随机存取存储器的存储单元的多个存储单元;共同连接到所述多个存储单元的第1位线;共同连接到所述多个存储单元的第2位线;共同连接到所述多个存储单元的、将第1电源电压供给各存储单元的单元电源线;将互补的数字信号供给所述第1位线及所述第2位线的写入电路;及连接到所述单元电源线的、控制该单元电源线的电压电平的写入辅助电路,该写入辅助电路,具有:响应从所述写入电路输出的所述互补的数字信号并输出其响应信号的逻辑电路;及连接在供给比所述第1电源电压还低的第2电源电压的供给线和所述单元电源线之间的、通过响应所述逻辑电路输出的响应信号进行导通而使所述单元电源线的电压降低的第1开关元件。 |
地址 |
日本东京都 |