| 主权项 |
一种资料切换器，系设置于一场域可程式化闸阵列(field-programmable gate array；FPGA)，藉以依据一选择讯号自八个一位元(bit)之输入讯号选择其中一者作为一输出讯号，该资料切换器系包含：四个查表器(Look-Up Table；LUT)，各查表器系分别用以接收该选择讯号与上述输入讯号之其中二者，并依据该选择讯号自所接收之输入讯号选择其中一者作为一第一级输出讯号，藉以产生四个第一级输出讯号，并加以输出；二个第一多工器(Multiplexer；MUX)，各第一多工器系分别用以接收该选择讯号与上述第一级输出讯号之其中二者，依据该选择讯号自所接收之第一级输出讯号选择其中一者作为一第二级输出讯号，藉以产生二个上述之第二级输出讯号，并加以输出；以及一第二多工器，系用以接收该选择讯号与该些第二级输出讯号，并依据该选择讯号自所接收之该些第二级输出讯号选择其中一者作为该输出讯号输出。一种视讯资料切换器，系由二十二个如申请专利范围第1项所述之资料切换器所组成，藉以依据该选择讯号自八个二十二位元之视讯输入讯号选择其中一者作为一视讯输出讯号输出，其中，各资料切换器系分别用以接收上述八个视讯输入讯号之其中一位元以作为该些输入讯号，并依据该选择讯号自所接收之该些输入讯号选择其中一者作为该输出讯号，藉以产生二十二个上述之输出讯号，并作为该视讯输出讯号输出。如申请专利范围第2项所述之视讯资料切换器，其中该些视讯输入讯号系为1080P规格之讯号。 |
