| 主权项 |
一种封装基板，包括：一基层；一表层线路层，配置于该基层的一表面，其中该表层线路层具有多个接合垫；多个导电块，分别配置于该些接合垫上；以及一图案化焊罩层，配置于该基层的该表面上，并位于该些导电块所对应的区域之外，以暴露出该些导电块。如申请专利范围第1项所述之封装基板，其中该图案化焊罩层更位于该些接合垫所对应的区域之外，以暴露出该些接合垫。如申请专利范围第1项所述之封装基板，其中该些导电块包括多个金属柱。如申请专利范围第1项所述之封装基板，其中该些导电块的材质包括铜。如申请专利范围第1项所述之封装基板，其中该基层上具有一晶片接合区，且该些接合垫呈阵列排列于该晶片接合区内。如申请专利范围第5项所述之封装基板，其中该图案化焊罩层暴露出该晶片接合区。如申请专利范围第1项所述之封装基板，更包括一有机可焊性保护层，配置于该些导电块与该些接合垫表面。如申请专利范围第1项所述之封装基板，其中该基层包括多个介电层与至少一内层线路层，且该内层线路层系配置于两相邻的介电层之间。一种封装基板的制作方法，包括；提供一基层；形成一电镀种子层于该基层的一表面上；覆盖一第一图案化罩幕于该基层的该表面上，且该第一图案化罩幕暴露出部分的该电镀种子层；电镀形成一表层线路层于该第一图案化罩幕所暴露的该电镀种子层上，其中该表层线路层具有多个接合垫；覆盖一第二图案化罩幕于该第一图案化罩幕与该表层线路层上，且该第二图案化罩幕暴露出每一接合垫的至少部份区域；电镀形成多个导电块于该第二图案化罩幕所暴露的该些接合垫上；移除该第一图案化罩幕与该第二图案化罩幕；移除该表层线路层以外的该电镀种子层；形成一图案化焊罩层于该基层的该表面上，且该图案化焊罩层暴露出该些导电块。如申请专利范围第9项所述之封装基板的制作方法，其中形成该图案化焊罩层的方法包括：形成一焊罩材料层于该基层的该表面上，使其覆盖该表层线路层与该些导电块；以及对该焊罩材料层进行一图案化制程，以移除该些导电块所对应的该焊罩材料层。如申请专利范围第10项所述之封装基板的制作方法，其中该图案化制程包括对该焊罩材料层进行一微影制程。如申请专利范围第9项所述之封装基板的制作方法，其中更使该图案化焊罩层暴露出该些接合垫。如申请专利范围第9项所述之封装基板的制作方法，其中该基层上具有一晶片接合区，且该些接合垫呈阵列排列于该晶片接合区内。如申请专利范围第13项所述之封装基板的制作方法，其中更使该图案化焊罩层暴露出该晶片接合区。如申请专利范围第9项所述之封装基板的制作方法，更包括在形成该图案化罩幕层之后，对该些导电块与该些接合垫进行一表面处理。如申请专利范围第15项所述之封装基板的制作方法，其中该表面处理包括形成一有机可焊性保护层于该些导电块与该些接合垫表面。如申请专利范围第9项所述之封装基板的制作方法，其中该第一图案化罩幕或该第二图案化罩幕包括乾膜光阻。一种晶片封装结构，包括：一基层；一表层线路层，配置于该基层的一表面，其中该表层线路层具有多个接合垫；多个导电块，分别配置于该些接合垫上；一图案化焊罩层，配置于该基层的该表面上，并位于该些导电块所对应的区域之外，以暴露出该些导电块；一晶片，配置于该表层线路层上方，且该晶片朝向该表层线路层的表面具有多个晶片垫；以及多个晶片凸块，对应连接于该些晶片垫与该些导电块之间。如申请专利范围第18项所述之晶片封装结构，其中该图案化焊罩层更位于该些接合垫所对应的区域之外，以暴露出该些接合垫。如申请专利范围第18项所述之晶片封装结构，其中该些导电块包括多个金属柱。如申请专利范围第18项所述之晶片封装结构，其中该些导电块的材质包括铜。如申请专利范围第18项所述之晶片封装结构，其中该基层上具有一晶片接合区，且该些接合垫呈阵列排列于该晶片接合区内。如申请专利范围第22项所述之晶片封装结构，其中该图案化焊罩层暴露出该晶片接合区。如申请专利范围第18项所述之晶片封装结构，更包括多个焊球，配置于该基层远离该晶片的一侧。如申请专利范围第18项所述之晶片封装结构，其中该基层包括多个介电层与至少一内层线路层，且该内层线路层系配置于两相邻的介电层之间。 |
